公开(公告)号：CN114520643A

公开(公告)日：2022-05-20

申请号：CN202210121800.3

申请日：2022-02-09

Applicant: 重庆邮电大学

Inventor： 袁军 ,  袁财政 ,  孟祥胜 ,  赵强 ,  李军 ,  王巍 ,  王冠宇 ,  李勤

IPC: H03H21/00

Abstract: 本发明请求保护一种基于FPGA的高速Delay‑FxLMS滤波器设计方法。主要包括三个部分：(1)DF‑DFxLMS滤波器设计(2)TF‑RDFxLMS滤波器设计(3)HS‑TF‑RDFxLMS滤波器设计。本发明的创新点在于采用延时分解算法来解决时延量增加和输出滞后导致滤波器收敛性下降问题，然后对自适应滤波模块和次级路径模块进行转置操作进一步减小关键路径来提高系统的时钟速度，通过优化电路子模块来减小整个电路寄存器数量；最后在关键路径不变前提下，采用硬件共享思想实现TF‑RDFxLMS滤波器的面积/速度权衡。实验结果表明，该文提出的算法收敛速度是DFxLMS算法的3.5倍,关键路径缩短了其HS‑TF‑RDFxLMS滤波器时钟速度相比于TF‑RDFxLMS滤波器降低了4％，但LUT和FF的资源分别节约了10％和28％。

公开(公告)号：CN114520643B

公开(公告)日：2024-03-19

申请号：CN202210121800.3

申请日：2022-02-09

Applicant: 重庆邮电大学

Inventor： 袁军 ,  袁财政 ,  孟祥胜 ,  赵强 ,  李军 ,  王巍 ,  王冠宇 ,  李勤

IPC: H03H21/00

Abstract: 本发明请求保护一种基于FPGA的高速Delay‑FxLMS滤波器设计方法。主要包括三个部分：(1)DF‑DFxLMS滤波器设计(2)TF‑RDFxLMS滤波器设计(3)HS‑TF‑RDFxLMS滤波器设计。本发明的创新点在于采用延时分解算法来解决时延量增加和输出滞后导致滤波器收敛性下降问题，然后对自适应滤波模块和次级路径模块进行转置操作进一步减小关键路径来提高系统的时钟速度，通过优化电路子模块来减小整个电路寄存器数量；最后在关键路径不变前提下，采用硬件共享思想实现TF‑RDFxLMS滤波器的面积/速度权衡。实验结果表明，该文提出的算法收敛速度是DFxLMS算法的3.5倍,关键路径缩短了#imgabs0#其HS‑TF‑RDFxLMS滤波器时钟速度相比于TF‑RDFxLMS滤波器降低了4％，但LUT和FF的资源分别节约了10％和28％。

公开(公告)号：CN114337604A

公开(公告)日：2022-04-12

申请号：CN202111623826.X

申请日：2021-12-28

Applicant: 重庆邮电大学

Inventor： 袁军 ,  孟祥胜 ,  赵强 ,  李军 ,  王巍 ,  王冠宇 ,  李勤

IPC: H03H21/00 ,  H03H17/02

Abstract: 本发明请求保护一种基于FPGA的细粒度两并行Systolic FxLMS滤波器设计方法。主要包括3个部分：(1)Systolic FxLMS滤波器设计(2)两并行Systolic FxLMS滤波器设计(3)细粒度两并行Systolic FxLMS滤波器设计。本发明创新点在于研究了细粒度两并行Systolic FxLMS算法在主动降噪耳机中实现的可行性，改善了FxLMS滤波器的收敛性、吞吐量和功耗，该结构在相同的频率下吞吐量是传统结构的2倍，且收敛性接近Systolic FxLMS算法；所提出的8抽头滤波器结构与现有最佳结构相比时钟速度提高52.17％，功耗降低9.28％。