公开(公告)号：CN110620633B

公开(公告)日：2020-11-10

申请号：CN201910956689.8

申请日：2019-10-10

Applicant: 重庆邮电大学

Inventor： 李国军 ,  曾悦 ,  曾凡鑫 ,  张力生 ,  叶昌荣

IPC: H04J13/00 ,  H04J13/14

Abstract: 本发明属于通信系统技术领域，具体涉及通信系统中非周期四相Z互补序列对信号的生成方法及装置；所述方法包括将一组零相关区宽度为Z的非周期二元Z互补序列对(a，b)输入至串并转换器；将串并转换后的每个序列元素对应输出至一个符号转换器中；符号转换器对输入的序列元素进行处理后，输出至相乘电路中；相乘电路产生三路输出；加法器将序列a中每个序列元素的三路输出数据与序列b中每个序列元素的三路输出数据进行交错叠加，产生非周期四相Z互补序列对的各个序列元素；采用并串转换器将非周期四相Z互补序列对的各个序列元素进行并串转换，从而输出非周期四相Z互补序列对；本发明可应用于信号处理、通信系统和大规模集成电路测试等。

公开(公告)号：CN110620633A

公开(公告)日：2019-12-27

申请号：CN201910956689.8

申请日：2019-10-10

Applicant: 重庆邮电大学

Inventor： 李国军 ,  曾悦 ,  曾凡鑫 ,  张力生 ,  叶昌荣

IPC: H04J13/00 ,  H04J13/14

Abstract: 本发明属于通信系统技术领域，具体涉及通信系统中非周期四相Z互补序列对信号的生成方法及装置；所述方法包括将一组零相关区宽度为Z的非周期二元Z互补序列对(a，b)输入至串并转换器；将串并转换后的每个序列元素对应输出至一个符号转换器中；符号转换器对输入的序列元素进行处理后，输出至相乘电路中；相乘电路产生三路输出；加法器将序列a中每个序列元素的三路输出数据与序列b中每个序列元素的三路输出数据进行交错叠加，产生非周期四相Z互补序列对的各个序列元素；采用并串转换器将非周期四相Z互补序列对的各个序列元素进行并串转换，从而输出非周期四相Z互补序列对；本发明可应用于信号处理、通信系统和大规模集成电路测试等。