-
公开(公告)号：CN111835671B
公开(公告)日：2022-07-12
申请号：CN202010631139.1
申请日：2020-07-03
Applicant: 重庆邮电大学
Abstract: 本发明属于通信系统技术领域，特别涉及一种低PMEPR的四相Z互补序列对的产生方法与装置，所述方法包括非周期二元Z互补序列对作为种子对，种子对中的值乘‑2后与1相加，得到的结果分成两路；种子对其中一个序列中的其一路与一个系数相乘得到第一路乘法、另一路与另一个系数相乘得到第二路乘法，同理另一个序列得到第三路乘法、第四路乘法；第一路乘法与第四路乘法中的值相加，得到序列c，第三路乘法中的值与第二路乘法中得的值相加，得到序列d，获得非周期四相Z互补序列对(c，d)；本发明获得的序列对在序列长度、零相关区宽度与选用的种子对相同，基于优选种子对得到的非周期四相Z互补序列对有低的PMEPR。
-
公开(公告)号：CN111245552B
公开(公告)日：2022-04-05
申请号：CN202010042898.4
申请日：2020-01-15
Applicant: 重庆邮电大学
Abstract: 本发明属于通信系统技术领域，特别涉及一种用删除法产生二型二元非周期Z互补序列对信号生成方法与装置，包括任意选定偶长度为N'的二元戈莱互补序列对(a，b)作为种子对；任意选定s个正整数ri，其中，1≤i≤s；任意选定s个正整数dj，其中，1≤j≤s；将序列a的第ri个码元删除，获得的长度为N＝N‑s的序列作为e；将序列b的第dj个码元删除，获得的长度为N＝N‑s的序列作为w；本发明获得的二型二元非周期Z互补序列对(e,w)在序列长度、零相关区宽度可调，能产生达到最大零相关区宽度的奇长度二型二元非周期Z互补序列对。此外，一种可实现的装置被提供。本发明可应用于信号处理、通信系统和大规模集成电路测试等。
-
公开(公告)号：CN114091378A
公开(公告)日：2022-02-25
申请号：CN202111400815.5
申请日：2021-11-19
Applicant: 重庆邮电大学
IPC: G06F30/30 , G06F111/10
Abstract: 本发明属于通信系统技术领域，涉及一种非周期四相完美交叉Z互补序列对信号的生成装置及方法；所述装置包括控制电路、第一开关电路和第二开关电路，控制电路分别与第一、第二开关电路连接；第一开关电路输入端连接加强二元Golay互补序列对数据库；第一开关电路输出端连接第一移位寄存器输入端和第二移位寄存器输入端；第二开关电路输入端连接第一移位寄存器输出端和第一乘法器输出端，第一乘法器输入端连接第二移位寄存器输出端；第二开关电路输出端连接第二乘法器输入端和第三乘法器输入端；第二乘法器输出端和第三乘法器输出端连接加法器输入端，加法器输出端连接有四相完美交叉Z互补序列对数据库；本发明可应用于信号处理、通信系统等。
-
公开(公告)号：CN110620633A
公开(公告)日：2019-12-27
申请号：CN201910956689.8
申请日：2019-10-10
Applicant: 重庆邮电大学
Abstract: 本发明属于通信系统技术领域，具体涉及通信系统中非周期四相Z互补序列对信号的生成方法及装置；所述方法包括将一组零相关区宽度为Z的非周期二元Z互补序列对(a，b)输入至串并转换器；将串并转换后的每个序列元素对应输出至一个符号转换器中；符号转换器对输入的序列元素进行处理后，输出至相乘电路中；相乘电路产生三路输出；加法器将序列a中每个序列元素的三路输出数据与序列b中每个序列元素的三路输出数据进行交错叠加，产生非周期四相Z互补序列对的各个序列元素；采用并串转换器将非周期四相Z互补序列对的各个序列元素进行并串转换，从而输出非周期四相Z互补序列对；本发明可应用于信号处理、通信系统和大规模集成电路测试等。
-
公开(公告)号：CN112688756A
公开(公告)日：2021-04-20
申请号：CN202011526775.4
申请日：2020-12-22
Applicant: 重庆邮电大学
Abstract: 本发明属于通信系统技术领域，特别涉及一种二型偶长度QPSKZ互补序列对信号生成方法及装置包括控制电路、四个移位寄存器、四个加法器、四个减法器、四个乘法器、两个开关以及控制电路，控制电路控制移位寄存器的输入、输出以及开关的连接，并根据移位寄存器中的种子对生成一对互相共轭的信号以及一对互为相反数的信号；本发明通过任意选取长度为N的二元戈莱互补序列对作为本发明的种子对，所获得的二型QPSK Z互补序列对的序列长度为2N、零相关区宽度达到最大N‑1；本发明可应用于通信系统、信号处理以及大规模集成电路测试等。
-
Patent Agency Ranking
公开(公告)号：CN111262642A
公开(公告)日：2020-06-09
申请号：CN202010043994.0
申请日：2020-01-15
Applicant: 重庆邮电大学
Abstract: 本发明属于通信系统技术领域，特别涉及一种用插入法生成二型二元非周期Z互补序列对信号与装置，包括任意选定偶长度的二元戈莱互补序列对(a，b)作为种子对；任意选定s个整数ri和长度为Mi的二元矢量；任意选定t个整数dj和长度为Kj的二元矢量；将第i个矢量插入序列a的第ri个码元前获得序列e；将第j个矢量插入序列b的第dj个码元前，获得序列w；输出二型二元Z互补序列对信号(e，w)；本发明获得的序列对在序列长度、零相关区宽度可调，能产生达到最大零相关区宽度的奇长度二型二元非周期Z互补序列对；此外，一种可实现的装置被提供；本发明可应用于信号处理、通信系统和大规模集成电路测试等。
-
公开(公告)号：CN112688755B
公开(公告)日：2022-06-03
申请号：CN202011524841.4
申请日：2020-12-22
Applicant: 重庆邮电大学
Abstract: 本发明属于通信系统技术领域，特别涉及一种长度3N四相非周期互补序列对信号生成方法及装置，其中所述装置包括控制电路、两个长度为N的输入移位寄存器、两个长度为3N的输出移位寄存器、七个乘法器、四个加法器以及两个开关，所述控制电路控制输入移位寄存器和输出移位寄存器的输入或/和输出以及控制开关的连接；本发明通过任意选取长度为N的二元戈莱互补序列对作为本发明的种子对，产生两路四相信号，将选取的二元戈莱互补序列对进行反相处理共形成三路二元信号，选择固定组合的三路信号从而获得序列长度3N、具有像冲激的非周期自相关函数和的四相非周期互补序列对；能够广泛应用于通信系统、雷达等装置中。
-
公开(公告)号：CN111262642B
公开(公告)日：2022-02-22
申请号：CN202010043994.0
申请日：2020-01-15
Applicant: 重庆邮电大学
Abstract: 本发明属于通信系统技术领域，特别涉及一种用插入法生成二型二元非周期Z互补序列对信号生成方法与装置，包括任意选定偶长度的二元戈莱互补序列对(a，b)作为种子对；任意选定s个整数ri和长度为Mi的二元矢量；任意选定t个整数dj和长度为Kj的二元矢量；将第i个矢量插入序列a的第ri个码元前获得序列e；将第j个矢量插入序列b的第dj个码元前，获得序列w；输出二型二元Z互补序列对信号(e，w)；本发明获得的序列对在序列长度、零相关区宽度可调，能产生达到最大零相关区宽度的奇长度二型二元非周期Z互补序列对；此外，一种可实现的装置被提供；本发明可应用于信号处理、通信系统和大规模集成电路测试等。
-
公开(公告)号：CN112688756B
公开(公告)日：2023-05-23
申请号：CN202011526775.4
申请日：2020-12-22
Applicant: 重庆邮电大学
Abstract: 本发明属于通信系统技术领域，特别涉及一种二型偶长度QPSKZ互补序列对信号生成方法及装置包括控制电路、四个移位寄存器、三个加法器、三个减法器、四个乘法器、两个开关以及控制电路，控制电路控制移位寄存器的输入、输出以及开关的连接，并根据移位寄存器中的种子对生成一对互相共轭的信号以及一对互为相反数的信号；本发明通过任意选取长度为N的二元戈莱互补序列对作为本发明的种子对，所获得的二型QPSK Z互补序列对的序列长度为2N、零相关区宽度达到最大N‑1；本发明可应用于通信系统、信号处理以及大规模集成电路测试等。
-
公开(公告)号：CN114095113A
公开(公告)日：2022-02-25
申请号：CN202111376284.0
申请日：2021-11-19
Applicant: 重庆邮电大学
Abstract: 本发明属于通信系统技术领域，涉及一种二型Z优化二元互补序列对信号的生成装置及方法；所述装置包括控制电路和开关电路；开关电路输入端连接码元1数据库、码元‑1数据库和二元对称Golay互补序列对数据库；开关电路输出端连接移位寄存器；移位寄存器连接二型Z优化二元互补序列对数据库；控制电路控制开关电路选择对应的输入端，并将输入的码元1/‑1或/和二元对称Golay互补序列对中的序列段输出至移位寄存器中暂存，形成了插入奇数个码元的二型Z优化二元互补序列w和二型Z优化二元互补序列v；移位寄存器合并后输出至二型Z优化二元互补序列对数据库；本发明所获得的二型Z优化二元互补序列对在序列长度、零相关区宽度可调。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.021 seconds)
