-
公开(公告)号：CN114065922B
公开(公告)日：2024-10-29
申请号：CN202111428759.6
申请日：2021-11-28
Applicant: 重庆大学
Abstract: 本发明属于微处理器技术领域，具体公开了一种基于脉冲神经网络的实时深度学习方法，其特征在于，包括，在脉冲神经网络的训练中，利用与各隐藏层的权重矩阵对应的随机反传矩阵，将输出层的误差向量映射为各隐藏层的误差向量；所述误差向量基于Tempotron学习规则定义；输出层集各隐藏层利用各自的误差向量基于梯度下降原则更新权重矩阵。基于该方法，本发明还公开了相应的基于脉冲神经网络的实时深度学习方法级处理器，保证图像识别率的同时，满足边缘应用场景的高能效和实时性要求。
-
公开(公告)号：CN115082315A
公开(公告)日：2022-09-20
申请号：CN202210763316.0
申请日：2022-06-30
Applicant: 重庆大学
Abstract: 本发明提出一种低光照小像素CFA采样与边缘计算设备适用的去马赛克方法，包括步骤1：先对原始数据集添加高斯噪声、降低亮度后，通过具有75%透明元素的CFA将RGB图像处理成马赛克图像，并设置训练目标神经网络的参数。步骤2：搭建以UNet++网络作为主框架的神经网络模型。步骤3：根据所述神经网络模型，分两阶段以最小化各自损失函数为目标训练相应的网络模型。步骤4：利用训练好的所述神经网络模型，对待处理图像进行处理，得到去马赛克的图像。本发明在保证适用于小像素彩色滤波整列马赛克图像恢复效果的基础上，优化网络拓扑结构，尽量减小参数量，加速训练时长，同时可以适用于边缘计算设备上的网络部署。
-
公开(公告)号：CN114065922A
公开(公告)日：2022-02-18
申请号：CN202111428759.6
申请日：2021-11-28
Applicant: 重庆大学
Abstract: 本发明属于微处理器技术领域，具体公开了一种基于脉冲神经网络的实时深度学习方法，其特征在于，包括，在脉冲神经网络的训练中，利用与各隐藏层的权重矩阵对应的随机反传矩阵，将输出层的误差向量映射为各隐藏层的误差向量；所述误差向量基于Tempotron学习规则定义；输出层集各隐藏层利用各自的误差向量基于梯度下降原则更新权重矩阵。基于该方法，本发明还公开了相应的基于脉冲神经网络的实时深度学习方法级处理器，保证图像识别率的同时，满足边缘应用场景的高能效和实时性要求。
-
公开(公告)号：CN115082315B
公开(公告)日：2024-09-13
申请号：CN202210763316.0
申请日：2022-06-30
Applicant: 重庆大学
IPC: G06T3/4015 , G06T3/4046 , G06N3/0455 , G06N3/0464 , G06N3/084
Abstract: 本发明提出一种低光照小像素CFA采样与边缘计算设备适用的去马赛克方法，包括步骤1：先对原始数据集添加高斯噪声、降低亮度后，通过具有75%透明元素的CFA将RGB图像处理成马赛克图像，并设置训练目标神经网络的参数。步骤2：搭建以UNet++网络作为主框架的神经网络模型。步骤3：根据所述神经网络模型，分两阶段以最小化各自损失函数为目标训练相应的网络模型。步骤4：利用训练好的所述神经网络模型，对待处理图像进行处理，得到去马赛克的图像。本发明在保证适用于小像素彩色滤波整列马赛克图像恢复效果的基础上，优化网络拓扑结构，尽量减小参数量，加速训练时长，同时可以适用于边缘计算设备上的网络部署。
-
公开(公告)号：CN116663620A
公开(公告)日：2023-08-29
申请号：CN202310638717.8
申请日：2023-05-31
Applicant: 重庆大学
Abstract: 本发明公开了一种脑仿生片上学习脉冲神经网络及边缘端神经形态处理器，包括编码层、特征提取层和决策层；所述编码层用于对输入图像进行脉冲编码；若输入为动态视觉传感器产生的数据，则直接送到特征提取层，编码层不工作；如果输入为静态图像，则将静态图像像素值编码为脉冲序列后再输入给特征提取层；所述特征提取层通过对编码层输出的脉冲进行提取和选择特征，所述特征提取层支持的特征提取方法包括脉冲极限学习机、时空压缩感知、液体状态机、局部/部分连接；所述决策层用于接收来自特征提取层的脉冲，并对决策层的权重进行片上学习训练。本发明能够灵活配置执行不同的片上学习算法，减小资源消耗，降低芯片的功耗。
-
Patent Agency Ranking
公开(公告)号：CN116629344A
公开(公告)日：2023-08-22
申请号：CN202310620352.6
申请日：2023-05-29
Applicant: 重庆大学
IPC: G06N3/084 , G06N3/049 , G06N3/045 , G06N3/0464
Abstract: 本发明公开了一种基于Ca‑LIF神经元模型的Spike‑BP片上学习方法、系统及处理器，其采用可训练的线性泄漏参数和基于钙门控的正负双通道脉冲发射机制，对于Ca‑LIF神经元模型只需要通过减去即可实现线性泄漏操作，在求解梯度矩阵时能避免复杂的泄漏补偿操作，降低硬件实现复杂度，节省后续硬件设计的大量计算资源，并能提升脉冲神经网络训练的性能。
-
公开(公告)号：CN116562350A
公开(公告)日：2023-08-08
申请号：CN202310619311.5
申请日：2023-05-29
Applicant: 重庆大学
IPC: G06N3/063 , G06N3/0464 , G06N3/088 , G06N3/09 , G06F18/241 , G06N3/049
Abstract: 本发明公开了一种基于全脉冲HMAX模型的多层卷积类脑芯片，芯片采用层类型可配置的多核架构，总体由全局控制器、数个级联的脉冲卷积核、层间共享学习引擎以及输出脉冲解码器四个部分组成。全局控制器主要负责处理器内部与外界数据的传输、交互与控制。脉冲卷积处理核是处理器的核心模块，其依次相连，后一个处理核接收前一个处理核输出的脉冲数据。当某一网络层处于学习状态时，该网络层会调用层间共享学习引擎模块完成片上学习。输出脉冲解码器通过对输出的AER数据进行解码，从而实现分类功能，并将结果向外输出。本发明能够实现全脉冲HMAX模型的高效片上学习与推理，解决了现有边缘端类脑芯片识别率较低、性能不足、能效较差的问题。
-
公开(公告)号：CN115064197A
公开(公告)日：2022-09-16
申请号：CN202210634812.6
申请日：2022-06-06
Applicant: 重庆大学
Abstract: 本发明公开了一种存内计算装置及其控制方法，包括SRAM存储阵列、位线驱动电路模块和存内计算模块；所述SRAM存储阵列分别与位线驱动电路模块和存内计算模块连接；当存内计算装置进行写操作时，写入数据以及时钟信号进入位线驱动模块，驱动SRAM存储阵列中的写位线电压改变，将数据写入进SRAM存储阵列中；当存内计算装置进行读操作时，时钟信号进入位线驱动模块，同时驱动SRAM存储阵列内的读位线电压，SRAM存储阵列内的两根不同的读位线电压分别为第一操作数和第二操作数，存内计算模块最后按照控制指令选取操作数来源与计算种类进行计算并按列输出计算结果。本发明提高了计算过程的效率，节省了功耗。
-
公开(公告)号：CN114943329A
公开(公告)日：2022-08-26
申请号：CN202210550195.1
申请日：2022-05-20
Applicant: 重庆大学
Abstract: 本发明公开了一种基于忆阻器的可片上强化学习脉冲GAN模型及设计方法，包括以下步骤：步骤1、选择忆阻器模型，并基于该忆阻器模型设计能实现R‑STDP学习规则的1M4T突触电路；步骤2、构建LIF神经元电路，其中，所述LIF神经元电路采用泄漏累积发射神经元；步骤3、基于1M4T突触电路和LIF神经元电路搭建完整的GAN网络电路，其中，GAN网络电路的生成器和鉴别器均为基于忆阻器crossbar的单层全连接网络，并通过奖惩信号反向传播方法对构建的GAN网络电路进行训练；步骤4、利用GAN网络电路执行图像生成任务进行功能验证。本发明所得的基于忆阻器的可片上强化学习脉冲GAN模型能够实现快速学习并节省存储资源消耗。
-
公开(公告)号：CN115115039B
公开(公告)日：2025-04-22
申请号：CN202210713374.2
申请日：2022-06-22
Applicant: 重庆大学
Abstract: 本发明公开了一种轻量级片上学习FPGA硬件架构及其设计方法，以脉冲神经网络结构为基础，结合压缩感知规则和Tempotron算法，构建轻量级脉冲神经网络，压缩感知层直接发射脉冲，并在传统的Tempotron算法中加入膜电位和Trace协同复位机制，并以事件驱动的方式进行，提高了计算效率，易于硬件实现。本发明提高了计算速度，降低了硬件资源消耗。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.026 seconds)
