-
公开(公告)号：CN103777926A
公开(公告)日：2014-05-07
申请号：CN201310512294.1
申请日：2013-10-25
Applicant: 辉达公司
Inventor： 尼克·巴罗威廉姆斯 , 布雷恩·法斯 , 杰尔姆·F·小杜鲁克 , 詹姆士·勒罗伊·德明 , 蒂莫西·约翰·珀塞尔 , 卢森·邓宁 , 马克·海尔格罗夫
Abstract: 本发明公开了多线程处理单元中的高效存储器虚拟化。用于同时执行每个具有独立虚拟地址空间的多个任务的技术涉及将地址空间标识符（ASID）指派到每个任务并且构建每个虚拟存储器访问请求以包括虚拟地址和ASID二者。在虚拟到物理地址转译期间，ASID选择相对应的页表，其包括用于ASID和相关联的任务的虚拟到物理地址映射。用于转译后备缓冲区（TLB）的条目包括虚拟地址和ASID二者以完成每个到物理地址的映射。可以实现共享虚拟地址空间的任务的深调度以提高针对TLB和数据高速缓存二者的高速缓存亲和性。
-
公开(公告)号：CN103218259A
公开(公告)日：2013-07-24
申请号：CN201310018618.6
申请日：2013-01-18
Applicant: 辉达公司
Inventor： 卡里姆·M·阿夫达利亚 , 兰基·V·姗 , 杰尔姆·F·小杜鲁克 , 蒂莫西·约翰·珀塞尔 , 坦莫尼·曼德尔 , 广田源太郎
IPC: G06F9/48 , G06F15/163
CPC classification number: G06F9/5033 , G06F2209/503
Abstract: 本发明的一个实施例阐述了用于选择包括在多个处理器中的第一处理器以接收与计算任务相关的工作的技术。该技术涉及分析多个处理器中的每一个处理器的状态数据以识别已经指派了一个计算任务并且有资格接收与该一个计算任务相关的工作的一个或多个处理器，从识别为有资格的一个或多个处理器的每一个接收指示处理器接收新任务的能力的可用性值，基于从该一个或多个处理器接收的可用性值来选择第一处理器以接收与该一个计算任务相关的工作，并且经由协作线程阵列(CTA)向该第一处理器发出与该一个计算任务相关的工作。
-
公开(公告)号：CN103226481A
公开(公告)日：2013-07-31
申请号：CN201310032030.6
申请日：2013-01-28
Applicant: 辉达公司
Inventor： 菲利普·亚历山大·夸德拉 , 兰基·V·姗 , 蒂莫西·约翰·珀塞尔 , 格拉尔德·F·路易斯 , 杰尔姆·F·小杜鲁克
CPC classification number: G06F9/4881 , G06F9/445 , G06F2209/484
Abstract: 本发明的一个实施例提出了用于当第一任务的执行完成时自动启动从属任务的技术。自动启动从属任务降低了从第一任务到从属任务的过渡期间所带来的延迟。将与从属任务相关联的信息编码为用于第一任务的元数据的一部分。当第一任务的执行完成时通知任务调度单元以及在不要求任何信号量的释放或取得的情况下启动从属任务。与从属任务相关联的信息包括使能标志和指向从属任务的指针。一旦启动从属任务，就将第一任务标记为完成以使得存储用于第一任务的元数据的存储器可以重新用来存储用于新任务的元数据。
-
公开(公告)号：CN103019810A
公开(公告)日：2013-04-03
申请号：CN201210350065.X
申请日：2012-09-19
Applicant: 辉达公司
Inventor： 蒂莫西·约翰·珀塞尔 , 兰基·V·姗 , 小杰尔姆·F·德鲁克
CPC classification number: G06F9/4881 , G06F9/461
Abstract: 本发明的一个实施例提出了用于动态地调度和管理具有不同执行优先级的计算任务的技术。调度电路基于优先级将计算任务组织到组中。之后可以使用不同的调度方案，诸如循环制、优先权和划分优先权来选择计算任务以执行。将每组均保存为指向被编码为存储在存储器中的队列元数据（QMD）的计算任务的指针链表。QMD封装执行计算任务所需的状态。当由调度电路选择任务以执行时，针对组移除QMD并将其转移到活动计算任务表。之后由流多处理器从活动任务表选择计算任务以执行。
-
公开(公告)号：CN103777926B
公开(公告)日：2019-09-06
申请号：CN201310512294.1
申请日：2013-10-25
Applicant: 辉达公司
Inventor： 尼克·巴罗威廉姆斯 , 布雷恩·法斯 , 杰尔姆·F·小杜鲁克 , 詹姆士·勒罗伊·德明 , 蒂莫西·约翰·珀塞尔 , 卢森·邓宁 , 马克·海尔格罗夫
IPC: G06F9/50 , G06F12/109
Abstract: 公开了多线程处理单元中的高效存储器虚拟化。用于同时执行每个具有独立虚拟地址空间的多个任务的技术涉及将地址空间标识符（ASID）指派到每个任务并且构建每个虚拟存储器访问请求以包括虚拟地址和ASID二者。在虚拟到物理地址转译期间，ASID选择相对应的页表，其包括用于ASID和相关联的任务的虚拟到物理地址映射。用于转译后备缓冲区（TLB）的条目包括虚拟地址和ASID二者以完成每个到物理地址的映射。可以实现共享虚拟地址空间的任务的深调度以提高针对TLB和数据高速缓存二者的高速缓存亲和性。
-
Patent Agency Ranking
公开(公告)号：CN103777925A
公开(公告)日：2014-05-07
申请号：CN201310511593.3
申请日：2013-10-25
Applicant: 辉达公司
Inventor： 尼克·巴罗威廉姆斯 , 布雷恩·法斯 , 杰尔姆·F·小杜鲁克 , 詹姆士·勒罗伊·德明 , 蒂莫西·约翰·珀塞尔 , 卢森·邓宁 , 马克·海尔格罗夫
CPC classification number: G06F9/5033 , G06F9/455 , G06F9/45533 , G06F9/45558 , G06F9/48 , G06F9/4881 , G06F9/50 , G06F9/5005 , G06F9/5027 , G06F9/5038 , G06F9/5044 , G06F9/505 , G06F12/1036 , G06F12/1045 , G06F12/109
Abstract: 公开了多线程处理单元中的高效存储器虚拟化。用于同时执行每个具有独立虚拟地址空间的多个任务的技术涉及将地址空间标识符（ASID）指派到每个任务并且构建每个虚拟存储器访问请求以包括虚拟地址和ASID二者。在虚拟到物理地址转译期间，ASID选择相对应的页表，其包括用于ASID和相关联的任务的虚拟到物理地址映射。用于转译后备缓冲区（TLB）的条目包括虚拟地址和ASID二者以完成每个到物理地址的映射。可以实现共享虚拟地址空间的任务的深调度以提高针对TLB和数据高速缓存二者的高速缓存亲和性。
-
公开(公告)号：CN103176848A
公开(公告)日：2013-06-26
申请号：CN201210445168.4
申请日：2012-11-08
Applicant: 辉达公司
Inventor： 菲利普·亚历山大·夸德拉 , 卡里姆·M·阿夫达利亚 , 杰尔姆·F·小杜鲁克 , 卢克·杜兰特 , 格拉尔德·F·路易斯 , 蒂莫西·约翰·珀塞尔 , 兰基·V·姗
IPC: G06F9/50
CPC classification number: G06F9/5022
Abstract: 本发明为计算工作分布参考计数器。本发明的一个实施例阐述了一种在多线程程序执行期间管理资源的分配和释放的技术。可编程参考计数器被初始化为限制用于分配给共享同一参考计数器的任务的资源量的值。为每个任务指定资源参数以定义被分配以供为执行任务而启动的每个执行线程阵列消耗的资源量。资源参数还指定用于获取和释放资源的阵列的行为。最后，在阵列中的每个线程的执行期间，退出指令可被配置成覆盖分配给阵列的资源的释放。然后可保留资源以供在线程的执行期间生成的子任务使用。
-
公开(公告)号：CN102667814B
公开(公告)日：2014-07-02
申请号：CN201080057655.2
申请日：2010-10-13
Applicant: 辉达公司
Inventor： 史蒂文·E·莫尔纳 , 埃米特·M·克奥加里夫 , 约翰尼·S·罗兹 , 蒂莫西·约翰·珀塞尔 , 肖恩·J·特赖希勒 , 齐亚德·S·哈库拉 , 富兰克林·C·克罗 , 詹姆斯·C·鲍曼
IPC: G06K9/54
CPC classification number: G06T15/005 , G06T2210/52
Abstract: 本发明的一个实施例描述了一种用于在维持API基元排序的同时并行地渲染图形基元的技术。多个独立的几何单元对不同的图形基元并发地执行几何处理。基元分布方案在维持用于每个像素的基元排序的同时，以每时钟多个基元的速率并发地发送基元至多个光栅化器。多个独立的光栅化器单元对一个或多个图形基元并发地执行光栅化，实现每系统时钟多个基元的渲染。
-
公开(公告)号：CN103778072A
公开(公告)日：2014-05-07
申请号：CN201310512362.4
申请日：2013-10-25
Applicant: 辉达公司
Inventor： 尼克·巴罗威廉姆斯 , 布雷恩·法斯 , 杰尔姆·F·小杜鲁克 , 詹姆士·勒罗伊·德明 , 蒂莫西·约翰·珀塞尔 , 卢森·邓宁 , 马克·海尔格罗夫
IPC: G06F12/10
CPC classification number: G06F12/08 , G06F12/1009 , G06F12/1027 , G06F2212/684
Abstract: 公开了多线程处理单元中的高效存储器虚拟化。用于同时执行每个具有独立虚拟地址空间的多个任务的技术涉及将地址空间标识符（ASID）指派到每个任务并且构建每个虚拟存储器访问请求以包括虚拟地址和ASID二者。在虚拟到物理地址转译期间，ASID选择相对应的页表，其包括用于ASID和相关联的任务的虚拟到物理地址映射。用于转译后备缓冲区（TLB）的条目包括虚拟地址和ASID二者以完成每个到物理地址的映射。可以实现共享虚拟地址空间的任务的深调度以提高针对TLB和数据高速缓存二者的高速缓存亲和性。
-
公开(公告)号：CN103197955A
公开(公告)日：2013-07-10
申请号：CN201210548491.4
申请日：2012-12-17
Applicant: 辉达公司
Inventor： 蒂莫西·约翰·珀塞尔 , 兰基·V·姗 , 杰尔姆·F·小杜鲁克 , 肖恩·J·特赖斯勒 , 卡里姆·M·阿夫达利亚 , 菲利普·亚历山大·夸德拉 , 贝里安·帕里斯
IPC: G06F9/46
CPC classification number: G06F9/4843
Abstract: 本发明的一个实施例阐述了一种技术，其用于使能所生成的任务插入多处理器系统的调度管线中，以允许正在执行的计算任务动态地生成动态任务并且通知多处理器系统的调度单元，而无需由CPU参与。当用于动态任务的数据被写入队列时，响应于写请求生成反射通知信号。生成附加的反射通知信号用于在计算任务的执行期间发生的其他事件，所述其他事件例如使存储用于计算任务的数据的高速缓存条目无效，以及使能另一个计算任务的调度。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.014 seconds)
