-
公开(公告)号:CN104050420B
公开(公告)日:2017-08-15
申请号:CN201310753293.6
申请日:2013-12-31
Applicant: 辉达公司
Inventor: 杰伊·基肖尔·古普塔 , 杰·S·黄 , 史蒂文·E·莫尔纳 , 帕塔萨拉蒂·西拉姆 , 詹姆士·勒罗伊·德明
CPC classification number: G06F21/60 , G06F12/1441 , G06F12/1458 , G06F21/85
Abstract: 提供了用于保护数据的系统和方法。在操作中,接收从存储器读取数据的请求。此外,确定数据是否存储在存储器的预定的部分中。如果确定数据存储在存储器的预定的部分中,那么返回数据和保护信号用于在保护数据中使用。在本发明的某些实施例中,存储在存储器的预定的部分中的数据可经进一步处理并且写回到存储器的预定的部分中。在本发明的其他实施例中,这类处理可能涉及存储在存储器的预定的部分外的未受保护的数据。
-
公开(公告)号:CN104050420A
公开(公告)日:2014-09-17
申请号:CN201310753293.6
申请日:2013-12-31
Applicant: 辉达公司
Inventor: 杰伊·基肖尔·古普塔 , 杰·S·黄 , 史蒂文·E·莫尔纳 , 帕塔萨拉蒂·西拉姆 , 詹姆士·勒罗伊·德明
CPC classification number: G06F21/60 , G06F12/1441 , G06F12/1458 , G06F21/85 , G06F21/6218 , G06F21/78
Abstract: 提供了用于保护数据的系统和方法。在操作中,接收从存储器读取数据的请求。此外,确定数据是否存储在存储器的预定的部分中。如果确定数据存储在存储器的预定的部分中,那么返回数据和保护信号用于在保护数据中使用。在本发明的某些实施例中,存储在存储器的预定的部分中的数据可经进一步处理并且写回到存储器的预定的部分中。在本发明的其他实施例中,这类处理可能涉及存储在存储器的预定的部分外的未受保护的数据。
-
公开(公告)号:CN102667814B
公开(公告)日:2014-07-02
申请号:CN201080057655.2
申请日:2010-10-13
Applicant: 辉达公司
Inventor: 史蒂文·E·莫尔纳 , 埃米特·M·克奥加里夫 , 约翰尼·S·罗兹 , 蒂莫西·约翰·珀塞尔 , 肖恩·J·特赖希勒 , 齐亚德·S·哈库拉 , 富兰克林·C·克罗 , 詹姆斯·C·鲍曼
IPC: G06K9/54
CPC classification number: G06T15/005 , G06T2210/52
Abstract: 本发明的一个实施例描述了一种用于在维持API基元排序的同时并行地渲染图形基元的技术。多个独立的几何单元对不同的图形基元并发地执行几何处理。基元分布方案在维持用于每个像素的基元排序的同时,以每时钟多个基元的速率并发地发送基元至多个光栅化器。多个独立的光栅化器单元对一个或多个图形基元并发地执行光栅化,实现每系统时钟多个基元的渲染。
-
公开(公告)号:CN102667814A
公开(公告)日:2012-09-12
申请号:CN201080057655.2
申请日:2010-10-13
Applicant: 辉达公司
Inventor: 史蒂文·E·莫尔纳 , 埃米特·M·克奥加里夫 , 约翰尼·S·罗兹 , 蒂莫西·约翰·珀塞尔 , 肖恩·J·特赖希勒 , 齐亚德·S·哈库拉 , 富兰克林·C·克罗 , 詹姆斯·C·鲍曼
IPC: G06K9/54
CPC classification number: G06T15/005 , G06T2210/52
Abstract: 本发明的一个实施例描述了一种用于在维持API基元排序的同时并行地渲染图形基元的技术。多个独立的几何单元对不同的图形基元并发地执行几何处理。基元分布方案在维持用于每个像素的基元排序的同时,以每时钟多个基元的速率并发地发送基元至多个光栅化器。多个独立的光栅化器单元对一个或多个图形基元并发地执行光栅化,实现每系统时钟多个基元的渲染。
-
公开(公告)号:CN101101667A
公开(公告)日:2008-01-09
申请号:CN200710097241.2
申请日:2007-04-28
Applicant: 辉达公司
Inventor: 马克·J·弗伦奇 , 埃米特·M·基尔加里弗 , 史蒂文·E·莫尔纳 , 沃尔特·R·斯坦纳 , 道格拉斯·A·沃里斯 , 阿达姆·克拉克·魏特肯珀
CPC classification number: G06T15/405 , G06T15/005
Abstract: 本发明一个实施例陈述一种用于使用早期Z模式优化可配置的图形渲染管线及通过将Z测试操作推进到着色操作之前任何可能的时间来优化图形渲染效率的结构。由设置引擎维持的当前渲染状态确定是否可能将Z测试功能推进到着色器引擎之前以便进行“早期”Z测试,或是否应将所述Z测试功能延迟到着色操作之后以便进行“晚期”Z测试。数据被路由到管线中每一处理引擎,使得如所述当前渲染状态所确定,动态地构建针对早期Z或晚期Z模式的适当数据流。在任何可能的时间通过丢弃在进入所述着色器引擎之前z值未由着色操作改变的样本来有利地免除所述着色器引擎进行不必要工作。相同功能单元用于早期Z和晚期Z配置两者中,从而使实施方案所需的任何额外硬件最小化。
-
公开(公告)号:CN101371247B
公开(公告)日:2014-06-04
申请号:CN200680047739.1
申请日:2006-12-18
Applicant: 辉达公司
Inventor: 约翰·M·丹斯金 , 约翰·S·蒙特里 , 约翰·埃里克·林霍尔姆 , 史蒂文·E·莫尔纳 , 马克·J·弗伦奇
CPC classification number: G06T15/005 , G06T2210/52 , G09G5/363 , G09G5/393 , G09G2360/06 , G09G2360/122
Abstract: 本发明提供一种用于图形处理器的并行阵列结构,其包括:多线程核心阵列,其包括多个处理群集,每一处理群集包括至少一个可操作以执行像素着色器程序的处理核心,所述像素着色器程序从覆盖数据产生像素数据;光栅化器,其经配置以针对多个像素的每一者产生覆盖数据;以及像素分配逻辑,其经配置以将所述覆盖数据从所述光栅化器传递到所述多线程核心阵列中的所述处理群集中的一者。所述像素分配逻辑至少部分基于第一像素在图像区域中的位置而选择将所述第一像素的所述覆盖数据传递到其的所述处理群集中的一者。
-
公开(公告)号:CN100565577C
公开(公告)日:2009-12-02
申请号:CN200710097241.2
申请日:2007-04-28
Applicant: 辉达公司
Inventor: 马克·J·弗伦奇 , 埃米特·M·基尔加里弗 , 史蒂文·E·莫尔纳 , 沃尔特·R·斯坦纳 , 道格拉斯·A·沃里斯 , 阿达姆·克拉克·魏特肯珀
CPC classification number: G06T15/405 , G06T15/005
Abstract: 本发明一个实施例陈述一种用于使用早期Z模式优化可配置的图形渲染管线及通过将Z测试操作推进到着色操作之前任何可能的时间来优化图形渲染效率的结构。由设置引擎维持的当前渲染状态确定是否可能将Z测试功能推进到着色器引擎之前以便进行“早期”Z测试,或是否应将所述Z测试功能延迟到着色操作之后以便进行“晚期”Z测试。数据被路由到管线中每一处理引擎,使得如所述当前渲染状态所确定,动态地构建针对早期Z或晚期Z模式的适当数据流。在任何可能的时间通过丢弃在进入所述着色器引擎之前z值未由着色操作改变的样本来有利地免除所述着色器引擎进行不必要工作。相同功能单元用于早期Z和晚期Z配置两者中,从而使实施方案所需的任何额外硬件最小化。
-
公开(公告)号:CN101371247A
公开(公告)日:2009-02-18
申请号:CN200680047739.1
申请日:2006-12-18
Applicant: 辉达公司
Inventor: 约翰·M·丹斯金 , 约翰·S·蒙特里 , 约翰·埃里克·林霍尔姆 , 史蒂文·E·莫尔纳 , 马克·J·弗伦奇
CPC classification number: G06T15/005 , G06T2210/52 , G09G5/363 , G09G5/393 , G09G2360/06 , G09G2360/122
Abstract: 本发明提供一种用于图形处理器的并行阵列结构,其包括:多线程核心阵列,其包括多个处理群集,每一处理群集包括至少一个可操作以执行像素着色器程序的处理核心,所述像素着色器程序从覆盖数据产生像素数据;光栅化器,其经配置以针对多个像素的每一者产生覆盖数据;以及像素分配逻辑,其经配置以将所述覆盖数据从所述光栅化器传递到所述多线程核心阵列中的所述处理群集中的一者。所述像素分配逻辑至少部分基于第一像素在图像区域中的位置而选择将所述第一像素的所述覆盖数据传递到其的所述处理群集中的一者。所述处理群集可在没有交叉开关的情况下直接映射到所述帧缓冲器分区,使得将像素数据直接从所述处理群集传递到适当的帧缓冲器分区。或者,耦合到所述处理群集的每一者的交叉开关经配置以将像素数据从所述处理群集传递到具有多个分区的帧缓冲器。所述交叉开关经配置以使得由所述处理群集的任一者产生的像素数据可传递到所述帧缓冲器分区中的任一者。
-
-
-
-
-
-
-