用于图形处理器的并行阵列结构

    公开(公告)号:CN101371247A

    公开(公告)日:2009-02-18

    申请号:CN200680047739.1

    申请日:2006-12-18

    Applicant: 辉达公司

    Abstract: 本发明提供一种用于图形处理器的并行阵列结构,其包括:多线程核心阵列,其包括多个处理群集,每一处理群集包括至少一个可操作以执行像素着色器程序的处理核心,所述像素着色器程序从覆盖数据产生像素数据;光栅化器,其经配置以针对多个像素的每一者产生覆盖数据;以及像素分配逻辑,其经配置以将所述覆盖数据从所述光栅化器传递到所述多线程核心阵列中的所述处理群集中的一者。所述像素分配逻辑至少部分基于第一像素在图像区域中的位置而选择将所述第一像素的所述覆盖数据传递到其的所述处理群集中的一者。所述处理群集可在没有交叉开关的情况下直接映射到所述帧缓冲器分区,使得将像素数据直接从所述处理群集传递到适当的帧缓冲器分区。或者,耦合到所述处理群集的每一者的交叉开关经配置以将像素数据从所述处理群集传递到具有多个分区的帧缓冲器。所述交叉开关经配置以使得由所述处理群集的任一者产生的像素数据可传递到所述帧缓冲器分区中的任一者。

Patent Agency Ranking