像素电路及图像传感器
    1.
    发明公开

    公开(公告)号:CN119584659A

    公开(公告)日:2025-03-07

    申请号:CN202410940872.X

    申请日:2024-07-15

    Abstract: 本申请案涉及像素电路及图像传感器。公开包含晶体管、阻挡层及输出电路的像素电路。所述晶体管包含第一掺杂区域及第二掺杂区域,其安置在靠近半导体衬底的第一表面的所述晶体管的沟道的相对侧上,使得响应于入射光在所述半导体衬底内部生成的光载流子流入所述第一及第二掺杂区域中的一个区域。所述阻挡层安置在所述第一及第二掺杂区域中的另一区域与所述半导体衬底的与所述第一表面相对的第二表面之间。所述阻挡层经配置以阻挡所述光载流子直接流入所述第一掺杂区域及所述第二掺杂区域中的所述另一区域。所述输出电路根据从所述晶体管输出的电压信号输出图像信号。

    具有钝化全深沟槽隔离的半导体基板及相关联的制造方法

    公开(公告)号:CN114664873A

    公开(公告)日:2022-06-24

    申请号:CN202111468461.8

    申请日:2021-12-03

    Inventor: 李欣怡 孙世宇

    Abstract: 提供了一种具有钝化的全深沟槽隔离的图像传感器、一种用于形成具有钝化的全深沟槽隔离的图像传感器的方法和一种用于降低图像传感器中的噪声的方法。该图像传感器包括半导体基板,该基板包括形成多个沟槽的多个侧壁,所述多个沟槽隔开像素阵列的像素,以及衬垫于半导体基板的多个侧壁表面和后表面的钝化层。该图像传感器的形成方法包括在半导体基板中形成沟槽,用牺牲材料填充沟槽,形成多个光电二极管区域,形成电路层,减薄半导体基板,并移除牺牲材料。用于降低图像传感器中的噪声的方法包括从半导体基板移除材料以形成从前表面朝着后表面延伸的多个沟槽,并将介电材料沉积到后表面上并通过每个沟槽的后开口沉积到所述多个沟槽中。

    用于减少分裂像素图像传感器中串扰的多层反射堆叠及其制造工艺

    公开(公告)号:CN118156277A

    公开(公告)日:2024-06-07

    申请号:CN202311055734.5

    申请日:2023-08-22

    Abstract: 本申请涉及一种用于减少分裂像素图像传感器中串扰的多层反射堆叠及其制造工艺。公开了一种图像传感器,其包括半导体衬底、多个光电二极管、多层反射堆叠及介电层。所述多个光电二极管安置于所述半导体衬底内并包含第一光电二极管及与所述第一光电二极管邻近的第二光电二极管。所述多层反射堆叠包括具有第一折射率的第一材料及具有第二折射率的第二材料。所述介电层具有第三折射率且安置于所述第一光电二极管与所述多层反射堆叠之间。所述第一材料安置于所述第二材料与所述介电层之间。所述第一折射率大于所述第二折射率及所述第三折射率。

    全局快门像素
    4.
    发明公开
    全局快门像素 审中-公开

    公开(公告)号:CN117954465A

    公开(公告)日:2024-04-30

    申请号:CN202311430288.1

    申请日:2023-10-31

    Abstract: 一种全局快门像素包括具有存储节点和光电二极管区域的半导体衬底。衬底的前表面具有在平行于前表面的第一方向上在光电二极管区域与存储节点之间的第一凹陷区域,和在第一方向上在第一凹陷区域与存储节点之间的第二凹陷区域。第一凹陷区域和第二凹陷区域延伸到衬底中至相应的第一凹陷深度和超过第一凹陷深度的第二凹陷深度。光电二极管区域包括(i)第一掺杂部段,该第一掺杂部段跨越深度范围并具有第一掺杂剂浓度,和(ii)第二掺杂部段,该第二掺杂部段在前表面与第一掺杂部段之间并具有小于第一掺杂剂浓度的第二掺杂剂浓度。第一掺杂部段包括在第一方向上至少部分地在第一凹陷区域下方延伸的突伸部。

Patent Agency Ranking