公开(公告)号：CN102723099A

公开(公告)日：2012-10-10

申请号：CN201210088525.6

申请日：2012-03-28

Applicant: 西部数据技术公司

Inventor： M-M·L·许 ,  R·L·霍恩 ,  V·V·威尔金斯 ,  D·S·苏里亚布迪

IPC: G11C7/10

CPC classification number: G11C7/10 ,  G06F13/4234

Abstract: 本发明涉及包括用于处理多命令描述符块以便利用并发性的主机接口的闪存装置。公开一种闪存装置，其包括经第一通道存取第一闪存和经第二通道存取第二闪存的闪存控制器。多命令描述符块被从主机接收，其中多命令描述符块包括识别主机正在准备请求的多个存取命令的标识符。第一组存取命令被选择用于并发执行以及第二组存取命令被选择用于并发执行。通过并发存取至少第一和第二闪存，第一组存取命令被从主机接收并且并发执行。通过并发存取至少第一和第二闪存，第二组存取命令被从主机接收并且并发执行。

公开(公告)号：CN102723099B

公开(公告)日：2017-03-01

申请号：CN201210088525.6

申请日：2012-03-28

Applicant: 西部数据技术公司

Inventor： M-M·L·许 ,  R·L·霍恩 ,  V·V·威尔金斯 ,  D·S·苏里亚布迪

IPC: G06F13/24 ,  G11C7/10

CPC classification number: G11C7/10 ,  G06F13/4234

Abstract: 本发明涉及包括用于处理多命令描述符块以便利用并发性的主机接口的闪存装置。公开一种闪存装置，其包括经第一通道存取第一闪存和经第二通道存取第二闪存的闪存控制器。多命令描述符块被从主机接收，其中多命令描述符块包括识别主机正在准备请求的多个存取命令的标识符。第一组存取命令被选择用于并发执行以及第二组存取命令被选择用于并发执行。通过并发存取至少第一和第二闪存，第一组存取命令被从主机接收并且并发执行。通过并发存取至少第一和第二闪存，第二组存取命令被从主机接收并且并发执行。