公开(公告)号：CN116882454B

公开(公告)日：2025-05-13

申请号：CN202310713692.3

申请日：2023-06-15

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  王一凡 ,  陈纪宇 ,  朱樟明

IPC: G06N3/0464 ,  G06N3/063

Abstract: 本发明公开了一种轻量化卷积神经网络加速系统及加速方法，该系统包括控制模块、参数存储模块、加速填充补零模块、专用卷积计算模块、专用片上存储模块、后处理模块以及结果传出模块。该系统通过加速填充补零模块消除了无用窗口，减少了数据预处理时间；通过专用卷积计算模块针对性计算不同类型的卷积，节省与提高了资源利用率；通过专用片上存储模块进行中间结果的存储，减少了与片外的数据传输，降低了数据传输所造成的功耗；同时配合高并行度的层内并行计算提高卷积层内计算的并行度，加快计算效率，通过层间并行计算策略并行计算不同类型的卷积层，减少了资源浪费与空闲时间，进一步提高了计算速度。

公开(公告)号：CN117493747A

公开(公告)日：2024-02-02

申请号：CN202311500952.5

申请日：2023-11-10

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  王一凡 ,  陈纪宇 ,  祁仲冬

IPC: G06F17/15 ,  G06F15/78 ,  G06N3/063

Abstract: 本发明公开了一种基于FPGA的高效大规模卷积数据计算方法及系统，所述系统包括：可填充分离模块、卷积计算模块及可配置加法树模块，所述方法包括：可填充分离模块对待计算数据进行处理并在处理后的数据上滑动卷积窗口得到多个计算窗口，然后将无效计算窗口转换为有效计算窗口；卷积计算模块对有效计算窗口内的数据进行卷积运算，得到窗口卷积数据；可配置加法树模块对窗口卷积数据进行累加运算，得到待计算数据的卷积结果。根据本发明提供的方法，通过将无效计算窗口转换为有效计算窗口进行卷积运算，能够提高FPGA的资源利用率、提高关键资源的计算效率，从而实现大规模的卷积计算。

公开(公告)号：CN116911357A

公开(公告)日：2023-10-20

申请号：CN202310848642.6

申请日：2023-07-11

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  陈纪宇 ,  王一凡 ,  朱樟明

IPC: G06N3/0464 ,  G06N3/063 ,  G06N3/08 ,  G06N3/0455 ,  G06F17/15

Abstract: 本发明公开了一种基于CSR编码的卷积计算加速器，包括：数据预处理模块，用于从外部读取数据，并进行分块处理；CSR编码模块，用于对分块数据进行CSR编码，得到编码数据及其对应的地址；乘法脉动计算阵列，用于根据地址对对应的编码数据进行计算；数据分配模块，用于将计算结果划分为本窗口数据和跨窗口数据，并传入数据累加模块进行累加；数据延迟模块，用于在判断发生加法写冲突时，向乘法脉动计算阵列反馈反压信号，以暂停当前工作，并在延迟数据相加完毕后重新启动当前工作；数据排布模块，用于对累加数据进行整合并通过再量化模块重新映射位宽后，写入片外存储。该方法减少了片上存储的压力，降低了功耗，适用于高并行卷积计算。

公开(公告)号：CN116882454A

公开(公告)日：2023-10-13

申请号：CN202310713692.3

申请日：2023-06-15

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  王一凡 ,  陈纪宇 ,  朱樟明

IPC: G06N3/0464 ,  G06N3/063

Abstract: 本发明公开了一种轻量化卷积神经网络加速系统及加速方法，该系统包括控制模块、参数存储模块、加速填充补零模块、专用卷积计算模块、专用片上存储模块、后处理模块以及结果传出模块。该系统通过加速填充补零模块消除了无用窗口，减少了数据预处理时间；通过专用卷积计算模块针对性计算不同类型的卷积，节省与提高了资源利用率；通过专用片上存储模块进行中间结果的存储，减少了与片外的数据传输，降低了数据传输所造成的功耗；同时配合高并行度的层内并行计算提高卷积层内计算的并行度，加快计算效率，通过层间并行计算策略并行计算不同类型的卷积层，减少了资源浪费与空闲时间，进一步提高了计算速度。

公开(公告)号：CN117519641A

公开(公告)日：2024-02-06

申请号：CN202311580685.7

申请日：2023-11-24

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  陈纪宇 ,  王一凡 ,  祁仲冬

IPC: G06F7/53 ,  G06F17/16

Abstract: 本发明公开了一种基于重构计算的通用并行矩阵乘法器。所述乘法器包括矩阵重构模块、乘法模块、压缩模块、移位模块和累加模块。矩阵数据经过矩阵重构模块根据其比特位重构为多组单比特数据后，在乘法模块中相乘；相乘得到的结果被压缩模块压缩。压缩模块中的压缩器能够同时实现对六个数据进行压缩。最后压缩的结果经过移位模块移位，累加模块累加后得到矩阵数据相乘的结果。根据本发明提供的矩阵乘法器，通过由压缩器组成的压缩模块对数据进行压缩，能够提高压缩效率；同时压缩器还可以进行部分移位计算，承担后续移位模块的部分职责，从而减小矩阵乘法器的面积开销；通过根据比特位来分解矩阵数据，能够实现对有符号数和无符号数的计算。