公开(公告)号：CN116776815A

公开(公告)日：2023-09-19

申请号：CN202310754747.5

申请日：2023-06-25

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  胡世哲 ,  祁仲冬 ,  朱樟明

IPC: G06F30/394

Abstract: 本发明公开了一种基于整数线性规划的超大规模集成电路布线方法，包括：根据布线区域内的障碍信息、待布线网信息、设计规则信息以及布线轨道信息，进行基础数据初始化；根据基础数据生成线网队列，并利用A*搜索算法，搜索线网队列中每个待布线网的候选路径；基于设计规则信息对不同候选路径之间的违例情况进行检查，并保存第一违例信息；根据第一违例信息构建价值函数和约束条件，求解最优路径；基于最优路径输出布线结果。本发明解决了传统布线方案中不易布开、不能最大限度利用中间结果的问题；并且，本发明对设计规则的检查方式加以优化，可以同时检查多个待布线网、多条候选路径，为布线工具中设计规则检查的方式提供了新的思路。

公开(公告)号：CN119721147A

公开(公告)日：2025-03-28

申请号：CN202411634355.6

申请日：2024-11-15

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  石文斌 ,  祁仲冬

IPC: G06N3/063 ,  G06N3/0464

Abstract: 本发明公开了一种可配置的深度可分离卷积硬件加速系统及方法，包括：特征图存储buffer和权重存储buffer，用于存储当前卷积网络层的输入和权重；可配置数据流动卷积模块，用于对输入进行深度可分离卷积操作，每一轮对输入特征图的部分通道的数据进行对应的卷积操作；可配置加法树模块，用于对卷积结果累加，将每一轮的卷积结果进行对应的累加；中间结果累加模块，用于将每一轮累加的部分通道的逐点卷积结果与之前轮累加的部分通道的逐点卷积结果累加，直到所有输入通道全部累加完成输出结果；累加结果处理模块，用于处理卷积累加结果，得到当前卷积层的输出。本发明通过主要计算模块的可配置性大大减少了设计的面积及资源的开销。

公开(公告)号：CN118673991A

公开(公告)日：2024-09-20

申请号：CN202410717345.2

申请日：2024-06-04

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  石文斌 ,  祁仲冬

IPC: G06N3/082 ,  G06N3/0464

Abstract: 本发明公开了一种轻量化卷积神经网络的加速器及加速方法，本发明利用计算窗口截取模块对神经网络中每个卷积层对应的特征图数据的最后一行进行补零处理，对处理后的特征图数据采用预设方式进行重新排列和拼接截取，消除了计算中的无效窗口，减少了计算窗口截取模块的处理时间，在满足数据复用的同时很好地匹配了特征图窗口数据的获取，大大减少了功耗，在提高了资源利用率的同时，加快了计算速度；通过专用卷积计算模块对神经网络中不同类型的卷积层，选择对应的卷积计算单元进行卷积操作处理时均采用DSP拼接分离操作，使得一次处理能够得到两个对应的计算结果，极大地提高了计算效率。

公开(公告)号：CN117853960A

公开(公告)日：2024-04-09

申请号：CN202410071943.7

申请日：2024-01-17

Applicant: 西安电子科技大学 ,  合肥宏芯达微电子有限公司

Inventor： 彭琪 ,  吴之菁 ,  包军林 ,  祁仲冬 ,  施宇根

IPC: G06V20/17 ,  G06V10/764 ,  G06T7/70

Abstract: 本发明提供了一种基于Transformer架构的航拍图像预测方法，包括：通过设置在无人机上的航拍摄像头获取目标航拍图像；根据预先训练好的基于Transformer架构的航拍图像预测模型，对目标航拍图像进行预测，以得到目标航拍图像中所包括的目标对象的分类信息及位置信息，既解决了使用传统卷积神经网路精度低、需要采用手工组件的弊端，又解决了Transformer计算成本高的问题，实现了将Transformer架构应用于无人机这一移动端低功耗场景中。

公开(公告)号：CN117493747A

公开(公告)日：2024-02-02

申请号：CN202311500952.5

申请日：2023-11-10

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  王一凡 ,  陈纪宇 ,  祁仲冬

IPC: G06F17/15 ,  G06F15/78 ,  G06N3/063

Abstract: 本发明公开了一种基于FPGA的高效大规模卷积数据计算方法及系统，所述系统包括：可填充分离模块、卷积计算模块及可配置加法树模块，所述方法包括：可填充分离模块对待计算数据进行处理并在处理后的数据上滑动卷积窗口得到多个计算窗口，然后将无效计算窗口转换为有效计算窗口；卷积计算模块对有效计算窗口内的数据进行卷积运算，得到窗口卷积数据；可配置加法树模块对窗口卷积数据进行累加运算，得到待计算数据的卷积结果。根据本发明提供的方法，通过将无效计算窗口转换为有效计算窗口进行卷积运算，能够提高FPGA的资源利用率、提高关键资源的计算效率，从而实现大规模的卷积计算。

公开(公告)号：CN117519641A

公开(公告)日：2024-02-06

申请号：CN202311580685.7

申请日：2023-11-24

Applicant: 西安电子科技大学

Inventor： 彭琪 ,  陈纪宇 ,  王一凡 ,  祁仲冬

IPC: G06F7/53 ,  G06F17/16

Abstract: 本发明公开了一种基于重构计算的通用并行矩阵乘法器。所述乘法器包括矩阵重构模块、乘法模块、压缩模块、移位模块和累加模块。矩阵数据经过矩阵重构模块根据其比特位重构为多组单比特数据后，在乘法模块中相乘；相乘得到的结果被压缩模块压缩。压缩模块中的压缩器能够同时实现对六个数据进行压缩。最后压缩的结果经过移位模块移位，累加模块累加后得到矩阵数据相乘的结果。根据本发明提供的矩阵乘法器，通过由压缩器组成的压缩模块对数据进行压缩，能够提高压缩效率；同时压缩器还可以进行部分移位计算，承担后续移位模块的部分职责，从而减小矩阵乘法器的面积开销；通过根据比特位来分解矩阵数据，能够实现对有符号数和无符号数的计算。