基于改进暗通道先验的图像去雾方法及其系统

    公开(公告)号:CN117152016A

    公开(公告)日:2023-12-01

    申请号:CN202311163572.7

    申请日:2023-09-11

    Abstract: 本发明涉及一种基于改进暗通道先验的图像去雾方法及其系统,属于图像处理技术领域,通过获取待处理有雾图像;基于暗通道先验原理获取暗通道图像从而获取粗透射率图像;以待处理有雾图像作为导向图,对粗透射率图像进行导向滤波处理,对滤波处理后的图像进行最大熵二值化处理,得到二值化图像并获取最大连通区域,得到天空区域图像和非天空区域图像;计算非天空区域图像的大气光值,并对非天空区域图像进行透射率补偿,再对天空区域图像进行处理,得到暗通道处理后的天空区域图像;对天空区域图像进行雾度修正,得到雾度修正的天空区域图像;融合所述雾度修正的天空区域图像和补偿后非天空区域图像,有效地处理去雾后天空效果不佳的问题。

    基于差分隐私和量化的联邦学习全局模型训练方法

    公开(公告)号:CN113591145B

    公开(公告)日:2024-02-23

    申请号:CN202110856897.8

    申请日:2021-07-28

    Abstract: 一种基于差分隐私和量化的联邦学习全局模型训练方法,其步骤为:中央服务器下发预训练的联邦学习全局模型,生成每个本地用户的本地模型梯度,对每个本地用户的本地模型梯度依次进行添加噪声,阈值量化,压缩量化,将压缩量化后的本地模型梯度上传至中央服务器,中央服务器对上传的本地模型梯度进行加权聚合并更新全局模型后下发给每个本地用户,当每个本地用户的隐私预算值耗尽或者联邦学习全局模型收敛时结束训练。本发明的方法在不损失联邦学习全局模型精确度的前提下,保护了本地用户的隐私,降低了传输过程中的通信开销,提高了联邦学习全局模型的训练效率。

    一种DDR5 SDRAM的高吞吐率、低延迟PHY接口电路装置

    公开(公告)号:CN113553277B

    公开(公告)日:2023-06-09

    申请号:CN202110706849.0

    申请日:2021-06-24

    Abstract: 本发明属于芯片设计技术领域,公开了一种DDR5SDRAM的多PHY接口电路装置,由频率比转换、DFI地址命令与数据读写、初始化训练校准、地址命令发送与数据收发和配置等模块构成。本发明装置能够提供高数据率、低延迟的多存储颗粒访问能力以支持标准DDR5协议。不仅通过初始化训练校准模块来训练路径最佳传输状态,以实现低延迟,而且还能够通过地址发送与数据收发模块完成的高速并串转换和高速时钟PLL模块共同支持DDR5高数据率传输。配置模块使用可配置寄存器来设置数据读写和数据收发模块,实现灵活的并行多存储通道结构,以实现高吞吐率传输,同时通过配置模块可配置频率比转换模块,实现包括1:1、1:2和1:4三种频率比操作,实现对不同DFI接口频率的控制器的支持。

    基于Bagging的硬件木马检测方法、介质、计算机

    公开(公告)号:CN113821840A

    公开(公告)日:2021-12-21

    申请号:CN202110935464.1

    申请日:2021-08-16

    Abstract: 本发明属于电路设计领域,公开了一种基于Bagging的硬件木马检测方法、介质、计算机,从基于Verilog的门级网表文件中,提取硬件木马电路的有效特征矩阵;使用SMOTH技术对特征数据集进行预处理,从而平衡木马电路特征和普通电路特征的数量;利用LSTM神经网络模型建立基于Bagging集成方法的检测模型;使用构建好的Bagging集成木马检测模型对门级网表进行检测。本发明对门级网表的每个逻辑门和寄存器都进行特征提取和预测,可以精准确定木马电路在门级网表中的位置,便于设计人员对门级网表进行检查和修改。另外,这种特征提取方式并不需要整个网表信息,所以便于对局部网表电路进行木马检测。

    基于无监督学习的硬件木马检测系统和信息数据处理方法

    公开(公告)号:CN113553630A

    公开(公告)日:2021-10-26

    申请号:CN202110658737.2

    申请日:2021-06-15

    Abstract: 本发明属于硬件安全技术领域,公开了一种基于无监督学习的硬件木马检测系统和信息数据处理方法,通过分析电路结构和木马电路运行逻辑,提出木马检测需要的特征;结合随机森林、相关性矩阵和平行坐标图分析特征的重要程度,对特征进行筛选,得到最佳特征集;采用主成分分析PCA方法对高维数据特征进行降维;采用降维后的数据训练Isolation Forest无监督模型,得到最佳训练模型;采用测试数据进行测试,根据测试结果计算准确度等参数,评估模型。本发明在减少数据维度的同时保留了数据的绝大部分信息,有效提高准确度,减少训练时间,同时使用无监督学习的方法,解决硬件木马检测领域标签值不易获得甚至无法获得的难题。

    基于Bagging的硬件木马检测方法、介质、计算机

    公开(公告)号:CN113821840B

    公开(公告)日:2024-10-01

    申请号:CN202110935464.1

    申请日:2021-08-16

    Abstract: 本发明属于电路设计领域,公开了一种基于Bagging的硬件木马检测方法、介质、计算机,从基于Verilog的门级网表文件中,提取硬件木马电路的有效特征矩阵;使用SMOTH技术对特征数据集进行预处理,从而平衡木马电路特征和普通电路特征的数量;利用LSTM神经网络模型建立基于Bagging集成方法的检测模型;使用构建好的Bagging集成木马检测模型对门级网表进行检测。本发明对门级网表的每个逻辑门和寄存器都进行特征提取和预测,可以精准确定木马电路在门级网表中的位置,便于设计人员对门级网表进行检查和修改。另外,这种特征提取方式并不需要整个网表信息,所以便于对局部网表电路进行木马检测。

    基于无监督学习的硬件木马检测系统和信息数据处理方法

    公开(公告)号:CN113553630B

    公开(公告)日:2023-06-23

    申请号:CN202110658737.2

    申请日:2021-06-15

    Abstract: 本发明属于硬件安全技术领域,公开了一种基于无监督学习的硬件木马检测系统和信息数据处理方法,通过分析电路结构和木马电路运行逻辑,提出木马检测需要的特征;结合随机森林、相关性矩阵和平行坐标图分析特征的重要程度,对特征进行筛选,得到最佳特征集;采用主成分分析PCA方法对高维数据特征进行降维;采用降维后的数据训练Isolation Forest无监督模型,得到最佳训练模型;采用测试数据进行测试,根据测试结果计算准确度等参数,评估模型。本发明在减少数据维度的同时保留了数据的绝大部分信息,有效提高准确度,减少训练时间,同时使用无监督学习的方法,解决硬件木马检测领域标签值不易获得甚至无法获得的难题。

    基于区块链的去中心化联邦学习中拜占庭攻击抵御方法

    公开(公告)号:CN114826699B

    公开(公告)日:2022-12-06

    申请号:CN202210369653.1

    申请日:2022-04-08

    Abstract: 本发明公开了一种基于区块链的去中心化联邦学习中拜占庭攻击抵御方法,主要解决去中心化联邦学习出现拜占庭攻击时现有技术的计算开销和通信开销过高问题。其实现步骤为:1)本地用户获取预训练的模型,并建立信誉对照关系;2)本地用户对模型训练后传输,然后生成签名消息并广播;3)本地用户对签名消息验证后存储,当签名消息存储了一定数量时,生成区块并利用改进的PBFT共识算法对区块共识后上链;4)本地用户对其他本地用户的传输和广播行为进行信誉对照关系的更新,然后调整签名消息的生成难度,重复执行流程直到模型收敛时结束。本发明能够有效降低现有技术的计算开销和通信开销,可用于提升去中心化联邦学习的拜占庭鲁棒性。

    基于模型扰动的联邦学习分类模型训练方法

    公开(公告)号:CN115358418A

    公开(公告)日:2022-11-18

    申请号:CN202211010854.9

    申请日:2022-08-23

    Abstract: 本发明提出一种基于模型扰动的联邦学习分类模型训练方法,实现步骤为:构建联邦学习分类系统;客户端初始化联邦学习本地分类模型及训练参数;客户端对本地分类模型进行迭代训练,并对本地分类模型进行扰动;中央服务器获取联邦学习系统的训练结果。本发明客户端根据每个卷积层所提取的训练数据集的特征类型的不同以及每个全连接层对模型预测分类效果的影响的不同,为本地分类模型的不同模型层分配不同的隐私预算值,能够控制每个模型层的扰动程度,避免了模型层的扰动程度过大或者过小对模型的影响,进而提高了联邦学习分类模型的隐私保护能力和预测分类精度。

    一种DDR5 SDRAM的高吞吐率、低延迟PHY接口电路装置

    公开(公告)号:CN113553277A

    公开(公告)日:2021-10-26

    申请号:CN202110706849.0

    申请日:2021-06-24

    Abstract: 本发明属于芯片设计技术领域,公开了一种DDR5SDRAM的多PHY接口电路装置,由频率比转换、DFI地址命令与数据读写、初始化训练校准、地址命令发送与数据收发和配置等模块构成。本发明装置能够提供高数据率、低延迟的多存储颗粒访问能力以支持标准DDR5协议。不仅通过初始化训练校准模块来训练路径最佳传输状态,以实现低延迟,而且还能够通过地址发送与数据收发模块完成的高速并串转换和高速时钟PLL模块共同支持DDR5高数据率传输。配置模块使用可配置寄存器来设置数据读写和数据收发模块,实现灵活的并行多存储通道结构,以实现高吞吐率传输,同时通过配置模块可配置频率比转换模块,实现包括1:1、1:2和1:4三种频率比操作,实现对不同DFI接口频率的控制器的支持。

Patent Agency Ranking