-
Patent Agency Ranking
公开(公告)号：CN117374071B
公开(公告)日：2024-09-17
申请号：CN202311539507.X
申请日：2023-11-18
Applicant: 西安电子科技大学
IPC: H01L27/02
Abstract: 一种多泄放通路的ESD保护器件，包括P衬底，P衬底上表面的凹槽内掺杂有N型的杂质，形成深N阱区，深N阱区与P衬底连接处的上方设置有环形的N阱区，N阱区上方设置有STI浅槽隔离，N阱区内部掺杂有P型的杂质，形成P阱区，在P阱区的内部设置有第一N+注入区，第一N+注入区内部设置有第二N+注入区，第二N+注入区内部设置有P+注入区；所述的第一N+注入区通过第二金属线连接至阴极，第二N+注入区以及P+注入区通过第一金属线连接至器件阳极；当保护器件受到ESD冲击时，形成的二极管通路开启，NPN三极管通路开启，PNPN的SCR通路开启，使多泄放通路开启，以泄放电流；具有触发电压较低、结构简单、在CMOS工艺下即可实现，成本较低、鲁棒性显著提升的特点。
-
公开(公告)号：CN117176092A
公开(公告)日：2023-12-05
申请号：CN202310821772.0
申请日：2023-07-05
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种高增益低噪声放大器，包括：输入匹配电路、主放大电路、辅助放大电路以及输出匹配电路；输入匹配电路用于实现输入端阻抗匹配并接收射频信号；主放大电路与输入匹配电路相连接，用于对射频信号进行放大，主放大电路为共源共栅结构的放大电路；辅助放大电路与输入匹配电路和主放大电路相连接，用于辅助主放大电路对射频信号进行放大，同时提高主放大电路中共源管及共栅管的等效跨导；输出匹配电路与主放大电路相连接，用于实现输出端阻抗匹配并输出放大后的射频信号。
-
公开(公告)号：CN117978093A
公开(公告)日：2024-05-03
申请号：CN202410121636.5
申请日：2024-01-29
Applicant: 西安电子科技大学
Abstract: 一种低相位噪声的C类压控振荡器，包括由第一LC网络、第二LC网络、第三LC网络共同构成的双模振荡槽，所述双模振荡槽的第二LC网络、第三LC网络为充当负阻作用的互补NMOS电路提供偏置电平，且第二LC网络中的电感L4与第三LC网络中的电感L3共同形成变压器T1；通过使用变压器T1，使得双模振荡槽电路在基波和二次谐波频率处均为阻性通路，让双模振荡槽电路输出波形的上升沿和下降沿更加对称，抑制闪烁噪声的上变频；本发明能够在满足低功耗的条件下，通过双模振荡器实现更优异的相位噪声性能；通过尾电阻阵列控制压控振荡器的电流并且不会引入更多的噪声；并采用开关电容阵列获得更宽的调谐范围，具有结构简单、功耗低小、相位噪声低的优点。
-
公开(公告)号：CN115206960A
公开(公告)日：2022-10-18
申请号：CN202210780745.9
申请日：2022-07-04
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L27/02
Abstract: 本发明公开了一种嵌入PNPN泄放通路的ESD器件，包括P衬底、深N阱区、第一N阱区、P阱区、第二N阱区；其中，深N阱区位于P衬底表面，且其四周和底面与P衬底接触；第一N阱区位于P衬底和深N阱区的表面四周，且与深N阱区连接；P阱区位于第一N阱区内部；第二N阱区位于P阱区内部；第二N阱区上面设有P+注入区，P+注入区连接器件的阳极；P阱区上面设有N+注入区，N+注入区连接器件的阴极；P+注入区、第二N阱区、P阱区以及N+注入区在器件阳极和阴极之间形成PNPN电流泄放通路。本发明通过在原有二极管通路的基础上，引入嵌入式PNPN通路，在寄生电容不变的情况下，大幅提高了器件的失效电流，从而提升了射频电路性能。
-
公开(公告)号：CN117374071A
公开(公告)日：2024-01-09
申请号：CN202311539507.X
申请日：2023-11-18
Applicant: 西安电子科技大学
IPC: H01L27/02
Abstract: 一种多泄放通路的ESD保护器件，包括P衬底，P衬底上表面的凹槽内掺杂有N型的杂质，形成深N阱区，深N阱区与P衬底连接处的上方设置有环形的N阱区，N阱区上方设置有STI浅槽隔离，N阱区内部掺杂有P型的杂质，形成P阱区，在P阱区的内部设置有第一N+注入区，第一N+注入区内部设置有第二N+注入区，第二N+注入区内部设置有P+注入区；所述的第一N+注入区通过第二金属线连接至阴极，第二N+注入区以及P+注入区通过第一金属线连接至器件阳极；当保护器件受到ESD冲击时，形成的二极管通路开启，NPN三极管通路开启，PNPN的SCR通路开启，使多泄放通路开启，以泄放电流；具有触发电压较低、结构简单、在CMOS工艺下即可实现，成本较低、鲁棒性显著提升的特点。
-
-
-
-
Search Results
5
records
(took 0.019 seconds)
