一种低射频耗散的N面HEMT器件及其制备方法

    公开(公告)号:CN116169168A

    公开(公告)日:2023-05-26

    申请号:CN202211709825.1

    申请日:2022-12-29

    Abstract: 本发明公开了一种低射频耗散的N面HEMT器件,包括:外延基片,其自下而上依次包括衬底、GaN缓冲层、AlxGa1‑xN渐变势垒层、AlN插入层、AlGaN势垒层以及GaN沟道层;钝化层,设置在GaN沟道层上方;源电极和漏电极,分别设置在外延基片两端AlGaN势垒层的上方;栅电极,设置在钝化层上;其中,AlxGa1‑xN渐变势垒层与GaN缓冲层的界面处进行了δ‑掺杂。本发明一方面在靠近NPI处的渐变势垒层中进行了δ‑掺杂,提高了在NPI处电离后带正电的Si离子数量,进一步补偿了极化负电荷;另一方面在渐变势垒层与势垒层中间引入了AlN插入层,不仅可以使价带远离费米能级,还可以削弱势垒层与渐变势垒层中的极化电场,从而减小价带向费米能级的靠近速度,实现价带的远离,改善NPI处的射频耗散。

    一种使用侧栅结构的N面HEMT高频器件及其制备方法

    公开(公告)号:CN116314314A

    公开(公告)日:2023-06-23

    申请号:CN202310166778.9

    申请日:2023-02-24

    Abstract: 本发明公开了一种使用侧栅结构的N面HEMT高频器件及其制备方法,该器件包括外延基片、n+GaN外延层、源极、漏极、金属互联层、栅极、栅桥和栅介质层,外延基片自下而上包括衬底、GaN缓冲层、AlGaN势垒层、GaN沟道层、AlGaN帽层和GaN帽层,n+GaN外延层包括分布在外延基片内部两侧的第一n+GaN外延层和第二n+GaN外延层,源极和漏极分别位于第一n+GaN外延层和第二n+GaN外延层的上表面,栅极中的多个侧栅间隔设置在第一n+GaN外延层和第二n+GaN外延层之间靠近中心的位置,栅桥在栅极的上表面,金属互联层位于源极、漏极和栅极的上表面,栅介质层覆盖在金属互联层外围下方的器件的上表面。本发明能够改善N面HEMT器件中射频耗散严重的问题以及降低了寄生通道对沟道层通道开关的影响。

Patent Agency Ranking