公开(公告)号：CN114894046A

公开(公告)日：2022-08-12

申请号：CN202210563674.7

申请日：2022-05-23

Applicant: 西安微电子技术研究所

Inventor： 赵亚玲 ,  李山君 ,  桑春萌 ,  任战国 ,  马红梅

IPC: F42B35/00

Abstract: 一种通用开关量脉冲智能接口测试卡，包括集成在一块板卡上的：总线控制器，用于提供标准的PCI总线接口和Local总线接口，作为从设备响应PCI总线操作，通过Local总线与FPGA相连，对本地设备进行访问；同时，根据应用需求，作为PCI总线主设备，提供DMA数据传输功能；FPGA，用于与总线控制器的局部时钟信号、地址数据信号、状态控制信号和局部总线仲裁信号进行连接，实现时钟管理、复位管理、中断分配、开关量输入/输出、脉冲量采集/输出以及与其它外围器件的控制逻辑和译码功能。本发明结合总线控制器与FPGA的架构实现标准化设计，实现不同开关量脉冲接口的测试需求，有效提高测试效率。

公开(公告)号：CN114894046B

公开(公告)日：2023-11-10

申请号：CN202210563674.7

申请日：2022-05-23

Applicant: 西安微电子技术研究所

Inventor： 赵亚玲 ,  李山君 ,  桑春萌 ,  任战国 ,  马红梅

IPC: F42B35/00

Abstract: 一种通用开关量脉冲智能接口测试卡，包括集成在一块板卡上的：总线控制器，用于提供标准的PCI总线接口和Local总线接口，作为从设备响应PCI总线操作，通过Local总线与FPGA相连，对本地设备进行访问；同时，根据应用需求，作为PCI总线主设备，提供DMA数据传输功能；FPGA，用于与总线控制器的局部时钟信号、地址数据信号、状态控制信号和局部总线仲裁信号进行连接，实现时钟管理、复位管理、中断分配、开关量输入/输出、脉冲量采集/输出以及与其它外围器件的控制逻辑和译码功能。本发明结合总线控制器与FPGA的架构实现标准化设计，实现不同开关量脉冲接口的测试需求，有效提高测试效率。