-
公开(公告)号：CN107729057B
公开(公告)日：2020-09-22
申请号：CN201710508679.9
申请日：2017-06-28
Applicant: 西安微电子技术研究所
Abstract: 本发明一种在多核DSP下的数据块多缓冲流水处理方法，在主控核端和加速核端之间通过请求包队列传输请求，根据任务初始化的请求包，采用多缓冲内存管理方法实现加速核多缓冲内存管理，确定加速核多缓冲模式的设置，当加速核多缓冲模式设置完成后，开始从请求包队列上获取数据块处理请求包，根据多缓冲流水选择方法选择不同的流水线，加速核开始执行数据块流水处理，输入流水线的数据块类型进行数据块的输入、计算和输出，采用灵活的多缓冲内存配置节省了用户设置缓冲区模式的操作，提高了并行开发的效率，数据块灵活设置可保证系统适用于不同粒度的数据并行计算，扩展了并行计算，充分利用了多通道并行传输能力，提升了海量数据并行的性能。
-
公开(公告)号：CN116152628A
公开(公告)日：2023-05-23
申请号：CN202310147535.0
申请日：2023-02-21
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种神经网络模型自动流水并行加速方法，包括以下过程：将神经网络计算任务划分为输入图像预处理阶段、神经网络计算阶段和后处理阶段；依据多线程管理机制创建预处理线程、神经网络计算线程和后处理线程；将预处理线程与输入图像预处理阶段绑定，将神经网络计算线程与神经网络计算阶段绑定，将后处理线程与后处理阶段绑定；利用流水设计方法进行神经网络计算任务中输入图像预处理阶段、神经网络计算阶段和后处理阶段的并行执行。该方法实现了在无需专业知识前提下快速完成基于异构计算平台的神经网络模型自动流水并行加速设计，在大幅提高神经网络计算系统的吞吐量的同时，有效提升异构计算平台智能处理能力。
-
公开(公告)号：CN107608784B
公开(公告)日：2020-06-09
申请号：CN201710509588.7
申请日：2017-06-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种在多核DSP下的海量数据流多模态调度方法，包括主控核和加速核，主控核和加速核之间通过请求包队列传输请求，基于数据维度和数据优先顺序，确定连续选择、随机选择和螺旋选择三种数据块选择方法，根据负载均衡确定循环调度和负载均衡调度两种数据块多核分配方法，对通过数据块分组方法根据分配粒度选定的数据块加载多个计算核中进行处理。采用多层次的数据块调度方式，满足了数据块调度时的系统负载、数据相关性、处理粒度、数据维度和顺序的需求，具有良好的通用性和移植性；从多个层面扩展了数据块调度的模式和形态，具有更强的适用范围，用户只需配置数据块调度方式和分配粒度，系统自动完成数据调度，提高了并行开发的效率。
-
公开(公告)号：CN107357666B
公开(公告)日：2020-04-21
申请号：CN201710495308.1
申请日：2017-06-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于硬件保护的多核并行系统处理方法，采用基于KeyStone架构的多核DSP处理器，将多核DSP处理器划分为主核和从核，各核运行嵌入式实时操作系统，主核上运行主控核操作系统，从核上运行加速核操作系统，主控核操作系统负责控制，加速核操作系统负责计算，主控核操作系统和加速核操作系统共同完成高可靠功能的初始化。该方法通过硬件异常事件检测及时发现嵌入式软件运行时错误，从而防止系统执行错误的动作，提升了嵌入式多核并行系统的可靠性；同时提供了日志记录功能，并能够在异常发生时搜集执行环境的信息，有助于事后分析和排查错误；通过后台任务提供了异常恢复功能，能够在异常发生后维持系统继续运行而不会失控。
-
Patent Agency Ranking
公开(公告)号：CN107608784A
公开(公告)日：2018-01-19
申请号：CN201710509588.7
申请日：2017-06-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种在多核DSP下的海量数据流多模态调度方法，包括主控核和加速核，主控核和加速核之间通过请求包队列传输请求，基于数据维度和数据优先顺序，确定连续选择、随机选择和螺旋选择三种数据块选择方法，根据负载均衡确定循环调度和负载均衡调度两种数据块多核分配方法，对通过数据块分组方法根据分配粒度选定的数据块加载多个计算核中进行处理。采用多层次的数据块调度方式，满足了数据块调度时的系统负载、数据相关性、处理粒度、数据维度和顺序的需求，具有良好的通用性和移植性；从多个层面扩展了数据块调度的模式和形态，具有更强的适用范围，用户只需配置数据块调度方式和分配粒度，系统自动完成数据调度，提高了并行开发的效率。
-
公开(公告)号：CN107357666A
公开(公告)日：2017-11-17
申请号：CN201710495308.1
申请日：2017-06-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于硬件保护的多核并行系统处理方法，采用基于KeyStone架构的多核DSP处理器，将多核DSP处理器划分为主核和从核，各核运行嵌入式实时操作系统，主核上运行主控核操作系统，从核上运行加速核操作系统，主控核操作系统负责控制，加速核操作系统负责计算，主控核操作系统和加速核操作系统共同完成高可靠功能的初始化。该方法通过硬件异常事件检测及时发现嵌入式软件运行时错误，从而防止系统执行错误的动作，提升了嵌入式多核并行系统的可靠性；同时提供了日志记录功能，并能够在异常发生时搜集执行环境的信息，有助于事后分析和排查错误；通过后台任务提供了异常恢复功能，能够在异常发生后维持系统继续运行而不会失控。
-
公开(公告)号：CN116310477A
公开(公告)日：2023-06-23
申请号：CN202211475875.8
申请日：2022-11-23
Applicant: 西安微电子技术研究所 , 西安电子科技大学
IPC: G06V10/764 , G06V10/774 , G06V10/82 , G06V10/75 , G06N3/0464 , G06N3/048 , G06N3/049 , G06N3/084
Abstract: 本发明公开了一种基于S_ReLU脉冲神经网络的图像分类方法，主要解决现有技术模型的损失函数的收敛过程长且脉冲神经元发放率过低的问题。本发明分别构建了S_ReLU脉冲神经网络和S_ReLU人工神经网络，利用训练集训练S_ReLU人工神经网络得到可迁移权重文件，将该权重文件加载到S_ReLU脉冲神经网络中,利用加载可迁移权重文件后的S_ReLU脉冲神经网络对图像进行分类。本发明减少了训练模型的损失函数的收敛时间，提高人工神经网络中神经元的激活率和脉冲神经网络中脉冲神经元的脉冲发放率的匹配度，由此提高了脉冲神经网络进行图像分类的准确度。
-
公开(公告)号：CN115600637A
公开(公告)日：2023-01-13
申请号：CN202211152018.4
申请日：2022-09-21
Applicant: 西安微电子技术研究所(CN)
Abstract: 本发明属于人工智能技术领域，具体涉及一种面向数据流神经网络加速器设计的架构自动优化方法。提出前馈数据流架构FPGA加速器网络层间FIFO深度仿真计算方法、计算存储资源分配方法。提高了数据流神经网络加速器架构优化参数搜索速度，减少加速器设计过程中由于手动优化调参、综合布线所耗费大量时间。并通过自动搜索的并行度和FIFO参数保证了网络各计算单元高效流水，可以得到更为合理高效的设计方案。本方法简化了神经网络算法到FPGA加速器实现的过程，减少了用户对神经网络加速器设计师的依赖，使算法设计师无需硬件设计经验便可轻松使用，提高了工具易用性。
-
公开(公告)号：CN107729057A
公开(公告)日：2018-02-23
申请号：CN201710508679.9
申请日：2017-06-28
Applicant: 西安微电子技术研究所
Abstract: 本发明一种在多核DSP下的数据块多缓冲流水处理方法，在主控核端和加速核端之间通过请求包队列传输请求，根据任务初始化的请求包，采用多缓冲内存管理方法实现加速核多缓冲内存管理，确定加速核多缓冲模式的设置，当加速核多缓冲模式设置完成后，开始从请求包队列上获取数据块处理请求包，根据多缓冲流水选择方法选择不同的流水线，加速核开始执行数据块流水处理，输入流水线的数据块类型进行数据块的输入、计算和输出，采用灵活的多缓冲内存配置节省了用户设置缓冲区模式的操作，提高了并行开发的效率，数据块灵活设置可保证系统适用于不同粒度的数据并行计算，扩展了并行计算，充分利用了多通道并行传输能力，提升了海量数据并行的性能。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.028 seconds)
