-
公开(公告)号：CN107290656A
公开(公告)日：2017-10-24
申请号：CN201710452885.2
申请日：2017-06-15
Applicant: 西安微电子技术研究所
IPC: G01R31/3185 , G06F11/10 , G06F11/22 , G06F11/267 , G06F11/273
Abstract: 本发明提供了一种集成双向CRC校验功能的可扩展JTAG调试结构，包括调试主控器和调试子控制器；调试主控器通过接收JTAG接口的数据，进行数据校验和指令解析后，将校验无误的数据送往相应的调试子控制器，进一步进行处理和执行，调试子控制器接受调试主控器的控制，并按照相应的数据指令，实现对调试对象的调试操作并返回调试数据；本发明的JTAG调试结构在支持IEEE1149.1标准JTAG时序的基础上，实现了双向32位CRC串行数据校验功能，能够检测数据传输过程中出现的异常，提高了数据传输过程的可靠性。
-
公开(公告)号：CN109801666A
公开(公告)日：2019-05-24
申请号：CN201910064323.X
申请日：2019-01-23
Applicant: 西安微电子技术研究所
Abstract: 本发明一种混合电路中存储器芯片的测试装置，能够同时实现故障定位和诊断；其包括内建自测试电路和总线复用电路；内建自测试电路和总线复用电路设置在主控协议芯片上；内建自测试电路连接总线复用电路的选择信号端口，内建自测试电路通过测试模式控制总线、测试模式地址总线和测试模式数据总线连接总线复用电路；主控协议芯片还包括功能存储器控制器；主控协议芯片的控制总线连接存储器芯片的控制端口，主控协议芯片的数据总线连接存储器芯片的数据端口，主控协议芯片的地址总线连接存储器芯片的地址端口；主控协议芯片的输出数据总线连接存储器芯片的输出数据端口；内建自测试电路和功能存储器控制器通过输出数据总线读取存储器芯片上的数据。
-
公开(公告)号：CN107301880A
公开(公告)日：2017-10-27
申请号：CN201710454746.3
申请日：2017-06-15
Applicant: 西安微电子技术研究所
IPC: G11C29/12
Abstract: 本发明提供了一种片上嵌入式Flash的内建自测试结构，包括自定义控制模块、FBIST控制器、ERASE模块和BYPASS模块，当FBIST控制器使能后，FBIST控制器发起操作，依据内部控制器状态机与自定义控制模块和ERASE模块的相互配合，实现对其地址、读写的序列操作和擦除切换，并将读出结果与片上比较器进行测试结果比对，输出结果表征信号，测试结束时，测试完成标识跳高；实现了对FLASH的内部访问以及测试结果比较，外部仅需一个测试启动信号和控制器时钟信号，在测试结束后通过测试完成标志位与测试失效标志位表征测试结果，可以掌握FLASH的失效地址、算法执行状态、读写状态以及输出数据信息，从而为进一步的故障定位提供依据，实现芯片级或系统级嵌入式FLASH的内建自测试。
-
公开(公告)号：CN107300666A
公开(公告)日：2017-10-27
申请号：CN201710453919.X
申请日：2017-06-15
Applicant: 西安微电子技术研究所
IPC: G01R31/28
Abstract: 本发明提供了一种SOC片上嵌入式IP硬核的测试访问隔离结构，有效降低了控制结构的复杂度，除去功能端口外，只需要具备移位使能SE(scan_enable)、测试模式(wtest_en)、测试时钟(test_clock)、扫描输入/输出(scan_in/scan_out)端口即可完成所有功能。根据不同内外测试环境，可灵活配置隔离扫描链数量；并且本结构具有与通用扫描结构相同的测试控制方法，可以完美的融入已有的扫描测试结构中，在实现嵌入式硬核IP测试隔离功能的同时，大大降低了集成难度，具有很强的可实现性和可操作性。
-
Patent Agency Ranking
公开(公告)号：CN118606129A
公开(公告)日：2024-09-06
申请号：CN202410762767.1
申请日：2024-06-13
Applicant: 西安微电子技术研究所
IPC: G06F11/263 , G06F11/273 , G06F30/30 , G06F13/38 , H03M9/00
Abstract: 本发明公开了一种集成电路电子标识用自动化设计电路，本电路包括TAP控制器、可编程控制器和可编程器件，可编程器件用于存储集成电路的电子标识信息，通过TAP控制器生成并输出智能电子标识指令，再利用可编程控制器根据接收到的智能电子标识指令对可编程器件进行控制和访问，以擦除、编程或读取电子标识信息，通过读取可编程器件中的电子标识信息，能够实现集成电路的产品全周期追溯和分析；采用本电路能够将集成电路进行唯一化标记，从而对电路生命周期信息进行记录和分析，任何一个电路在后续任何一个环节出了故障，都可以通过电路唯一的电子ID标识，找到该电路在之前流程中的数据信息，有助于追查和分析定位故障原因，从而更快更好地解决问题。
-
公开(公告)号：CN107300666B
公开(公告)日：2020-10-30
申请号：CN201710453919.X
申请日：2017-06-15
Applicant: 西安微电子技术研究所
IPC: G01R31/28
Abstract: 本发明提供了一种SOC片上嵌入式IP硬核的测试访问隔离结构，有效降低了控制结构的复杂度，除去功能端口外，只需要具备移位使能SE(scan_enable)、测试模式(wtest_en)、测试时钟(test_clock)、扫描输入/输出(scan_in/scan_out)端口即可完成所有功能。根据不同内外测试环境，可灵活配置隔离扫描链数量；并且本结构具有与通用扫描结构相同的测试控制方法，可以完美的融入已有的扫描测试结构中，在实现嵌入式硬核IP测试隔离功能的同时，大大降低了集成难度，具有很强的可实现性和可操作性。
-
公开(公告)号：CN109801666B
公开(公告)日：2020-12-29
申请号：CN201910064323.X
申请日：2019-01-23
Applicant: 西安微电子技术研究所
Abstract: 本发明一种混合电路中存储器芯片的测试装置，能够同时实现故障定位和诊断；其包括内建自测试电路和总线复用电路；内建自测试电路和总线复用电路设置在主控协议芯片上；内建自测试电路连接总线复用电路的选择信号端口，内建自测试电路通过测试模式控制总线、测试模式地址总线和测试模式数据总线连接总线复用电路；主控协议芯片还包括功能存储器控制器；主控协议芯片的控制总线连接存储器芯片的控制端口，主控协议芯片的数据总线连接存储器芯片的数据端口，主控协议芯片的地址总线连接存储器芯片的地址端口；主控协议芯片的输出数据总线连接存储器芯片的输出数据端口；内建自测试电路和功能存储器控制器通过输出数据总线读取存储器芯片上的数据。
-
公开(公告)号：CN107301880B
公开(公告)日：2020-03-17
申请号：CN201710454746.3
申请日：2017-06-15
Applicant: 西安微电子技术研究所
IPC: G11C29/12
Abstract: 本发明提供了一种片上嵌入式Flash的内建自测试结构，包括自定义控制模块、FBIST控制器、ERASE模块和BYPASS模块，当FBIST控制器使能后，FBIST控制器发起操作，依据内部控制器状态机与自定义控制模块和ERASE模块的相互配合，实现对其地址、读写的序列操作和擦除切换，并将读出结果与片上比较器进行测试结果比对，输出结果表征信号，测试结束时，测试完成标识跳高；实现了对FLASH的内部访问以及测试结果比较，外部仅需一个测试启动信号和控制器时钟信号，在测试结束后通过测试完成标志位与测试失效标志位表征测试结果，可以掌握FLASH的失效地址、算法执行状态、读写状态以及输出数据信息，从而为进一步的故障定位提供依据，实现芯片级或系统级嵌入式FLASH的内建自测试。
-
公开(公告)号：CN107290656B
公开(公告)日：2019-08-27
申请号：CN201710452885.2
申请日：2017-06-15
Applicant: 西安微电子技术研究所
IPC: G01R31/3185 , G06F11/10 , G06F11/22 , G06F11/267 , G06F11/273
Abstract: 本发明提供了一种集成双向CRC校验功能的可扩展JTAG调试结构，包括调试主控器和调试子控制器；调试主控器通过接收JTAG接口的数据，进行数据校验和指令解析后，将校验无误的数据送往相应的调试子控制器，进一步进行处理和执行，调试子控制器接受调试主控器的控制，并按照相应的数据指令，实现对调试对象的调试操作并返回调试数据；本发明的JTAG调试结构在支持IEEE1149.1标准JTAG时序的基础上，实现了双向32位CRC串行数据校验功能，能够检测数据传输过程中出现的异常，提高了数据传输过程的可靠性。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.053 seconds)
