-
公开(公告)号：CN104792824A
公开(公告)日：2015-07-22
申请号：CN201510178396.3
申请日：2015-04-15
Applicant: 西安工程大学
IPC: G01N25/72
Abstract: 本发明公开的用于ZnO陶瓷点缺陷结构检测的温差电势电流方法：先将待测纯度的ZnO粉末压制成圆片状的ZnO生坯，对ZnO生坯依次进行烧结及表面被银电极处理，得到表面含银电极的ZnO陶瓷圆片；制备裹敷银电极的温差电势电流测试线；将待测体的上表面连接降温装置，下表面连接加热装置；启动降温、加热装置，使待测体上、下表面形成温度差；用微安表检测并记录数据；根据记录的数据，对温差电势电流及载流子类型进行判断；结合判断结果和温差电势电流的活化能对点缺陷种类进行判断。本发明用于ZnO陶瓷点缺陷结构检测的温差电势电流方法，通过施加温度梯度形成温差电势电流的方法，实现了对ZnO陶瓷本征点缺陷结构的准确检测。
-
公开(公告)号：CN104656001A
公开(公告)日：2015-05-27
申请号：CN201510063230.7
申请日：2015-02-06
Applicant: 西安工程大学
IPC: G01R31/26
Abstract: 本发明公开的用于ZnO单晶物理参数的无损检测方法主要是基于点缺陷弱束缚电子跳跃电导的介电弛豫效应：高频下弱束缚电子的输运仅限于晶胞内，主要表现为介电弛豫；低频下弱束缚电子的输运可跨越耗尽层，甚至整个晶粒，主要表现为电导过程，此时介电弛豫效应将达到饱和；根据介电常数发生改变的拐点所对应的频率就能推算耗尽层、晶粒的几何尺寸；测试过程主要以介电谱为主表征耗尽层厚度和晶粒尺寸，同时通过模量谱对低频电导和高频弛豫信息进行确诊，并通过阻抗谱获得非均匀各部分的阻抗参数。本发明用于ZnO单晶物理参数的无损检测方法具有操作简便、无损及误差小的优点。
-
Patent Agency Ranking
公开(公告)号：CN104656001B
公开(公告)日：2017-06-20
申请号：CN201510063230.7
申请日：2015-02-06
Applicant: 西安工程大学
IPC: G01R31/26
Abstract: 本发明公开的用于ZnO单晶物理参数的无损检测方法主要是基于点缺陷弱束缚电子跳跃电导的介电弛豫效应：高频下弱束缚电子的输运仅限于晶胞内，主要表现为介电弛豫；低频下弱束缚电子的输运可跨越耗尽层，甚至整个晶粒，主要表现为电导过程，此时介电弛豫效应将达到饱和；根据介电常数发生改变的拐点所对应的频率就能推算耗尽层、晶粒的几何尺寸；测试过程主要以介电谱为主表征耗尽层厚度和晶粒尺寸，同时通过模量谱对低频电导和高频弛豫信息进行确诊，并通过阻抗谱获得非均匀各部分的阻抗参数。本发明用于ZnO单晶物理参数的无损检测方法具有操作简便、无损及误差小的优点。
-
公开(公告)号：CN104947163A
公开(公告)日：2015-09-30
申请号：CN201510249866.0
申请日：2015-05-15
Applicant: 西安工程大学
Abstract: 本发明公开的对叠层片式ZnO压敏陶瓷电阻片进行电镀处理的方法，将烧结后的叠层片式ZnO陶瓷片与金刚砂放入转动的滚筒内混合滚磨得到外表面光滑的叠层片式ZnO陶瓷片；对外表面光滑的叠层片式ZnO陶瓷片清洗得到洁净的叠层片式ZnO陶瓷片；用绝缘处理改性溶液对洁净的叠层片式ZnO陶瓷片进行绝缘处理得到外表面包覆有玻璃绝缘层的叠层片式ZnO陶瓷片；对外表面包覆有玻璃绝缘层的叠层片式ZnO陶瓷片依次进行被银、滚镀处理，完成对叠层片式ZnO压敏陶瓷电阻片的电镀。本发明对叠层片式ZnO压敏陶瓷电阻片进行电镀处理的方法能在器件表面形成坚固的绝缘层，不仅克服了电镀中出现的爬镀，还有助于抑制器件工作中的性能劣化。
-
公开(公告)号：CN104792824B
公开(公告)日：2017-10-31
申请号：CN201510178396.3
申请日：2015-04-15
Applicant: 西安工程大学
IPC: G01N25/72
Abstract: 本发明公开的用于ZnO陶瓷点缺陷结构检测的温差电势电流方法：先将待测纯度的ZnO粉末压制成圆片状的ZnO生坯，对ZnO生坯依次进行烧结及表面被银电极处理，得到表面含银电极的ZnO陶瓷圆片；制备裹敷银电极的温差电势电流测试线；将待测体的上表面连接降温装置，下表面连接加热装置；启动降温、加热装置，使待测体上、下表面形成温度差；用微安表检测并记录数据；根据记录的数据，对温差电势电流及载流子类型进行判断；结合判断结果和温差电势电流的活化能对点缺陷种类进行判断。本发明用于ZnO陶瓷点缺陷结构检测的温差电势电流方法，通过施加温度梯度形成温差电势电流的方法，实现了对ZnO陶瓷本征点缺陷结构的准确检测。
-
公开(公告)号：CN107285760B
公开(公告)日：2020-06-19
申请号：CN201710533294.8
申请日：2017-07-03
Applicant: 西安工程大学
IPC: C04B35/462 , C04B35/622 , C04B35/64
Abstract: 本发明公开的一种低损耗巨介电常数陶瓷材料的制备方法，具体步骤为：步骤1、于空气气氛下，将CaCO3粉末、CuO粉末、TiO2粉末及Nd2O3粉末混合均匀，得到前驱粉料；步骤2、对经步骤1得到的前驱粉料先进行烧结，再随炉冷却，得到预烧粉料；步骤3、对经步骤2得到的预烧粉料依次进行造粒、过筛及成型处理，得到生坯；步骤4、对经步骤3得到的生坯依次进行排胶、烧结处理，得到低损耗巨介电常数陶瓷材料，其化学式为Ca1‑xNdxCu3Ti4O12，其中x＝0.03，0.06，0.09。利用本发明的制备方法制备出的陶瓷材料具有巨介电常数和低介电损耗的优点。
-
公开(公告)号：CN107285760A
公开(公告)日：2017-10-24
申请号：CN201710533294.8
申请日：2017-07-03
Applicant: 西安工程大学
IPC: C04B35/462 , C04B35/622 , C04B35/64
CPC classification number: C04B35/462 , C04B35/622 , C04B35/64 , C04B2235/3208 , C04B2235/3224 , C04B2235/3281 , C04B2235/6562 , C04B2235/6567 , C04B2235/96
Abstract: 本发明公开的一种低损耗巨介电常数陶瓷材料的制备方法，具体步骤为：步骤1、于空气气氛下，将CaCO3粉末、CuO粉末、TiO2粉末及Nd2O3粉末混合均匀，得到前驱粉料；步骤2、对经步骤1得到的前驱粉料先进行烧结，再随炉冷却，得到预烧粉料；步骤3、对经步骤2得到的预烧粉料依次进行造粒、过筛及成型处理，得到生坯；步骤4、对经步骤3得到的生坯依次进行排胶、烧结处理，得到低损耗巨介电常数陶瓷材料，其化学式为Ca1-xNdxCu3Ti4O12，其中x＝0.03，0.06，0.09。利用本发明的制备方法制备出的陶瓷材料具有巨介电常数和低介电损耗的优点。
-
-
-
-
-
-
Search Results
7
records
(took 0.019 seconds)
