-
公开(公告)号:CN114400220B
公开(公告)日:2024-03-01
申请号:CN202210037750.0
申请日:2022-01-13
Applicant: 西安交通大学
IPC: H01L25/07 , H01L23/495
Abstract: 本发明公开了一种适用于高温环境的宽禁带功率模块的双面倒装封装结构,包括顶部陶瓷基板、底部陶瓷基板、第一SiC MOSFET器件、第二SiC MOSFET器件、第三SiC MOSFET器件、第四SiC MOSFET器件、第五SiC MOSFET器件、第六SiC MOSFET器件、第七SiC MOSFET器件、第八SiC MOSFET器件、第一钼柱、第二钼柱、第三钼柱、第四钼柱、第五钼柱、第六钼柱、第七钼柱、第八钼柱、第一金属引出端子、第二金属引出端子、第三金属引出端子、第四金属引出端子、第五金属引出端子、第六金属引出端子及第七金属引出端子,该结构具有高集成度、低寄生参数、高散热效率、高功率密度以及便于级联的特点。
-
公开(公告)号:CN115047230A
公开(公告)日:2022-09-13
申请号:CN202210603201.5
申请日:2022-05-30
Applicant: 西安交通大学
Abstract: 本发明公开了一种基于寄生参数的宽禁带器件开关电流测量方法及系统,选取功率回路的一段线路作为检测线,且检测线为开关电流的唯一流通路径;对检测线两端的电压波形进行测量,得到测量波形;并进行平滑去噪处理和傅里叶分解,将得到的傅里叶级数作为测量波形不同频率分量下的幅值和相位;基于无源电压探头的传输特性对不同频率下的幅值和相位进行补偿,得到检测线两端电压波形在不同频率下的幅值和相位;根据检测线两端电压波形与开关电流在不同频率下的幅值和相位之间的关系求得开关电流在不同频率下的幅值和相位,对开关电流的傅里叶级数进行合成,得到开关电流的波形,完成开关电流测量。本发明对功率回路布局没有影响,易集成,能够推进宽禁带器件的广泛应用。
-
公开(公告)号:CN113391180B
公开(公告)日:2022-03-01
申请号:CN202110497149.5
申请日:2021-05-07
Applicant: 西安交通大学
IPC: G01R31/26
Abstract: 本发明公开了一种可用于极高温度下的碳化硅器件动态特性测试平台,包括PCB基板及镀银的氧化铝陶瓷基板,氧化铝陶瓷基板上设置有金属化DC+区域、金属化AC区域、金属化栅极区域及金属化开尔文源极区域,其中,金属化DC+区域上设置有待测SiC MOSFET及待测SiC肖特基二极管,其中,待测SiC MOSFET的栅极与金属化栅极区域相连接;将待测SiC MOSFET的源极与金属化开尔文源极区域相连接,待测SiC肖特基二极管的源极及待测SiC MOSFET的电源与金属化AC区域相连接,该平台能够将SiC器件的动态特性研究扩展至更宽的温度范围。
-
公开(公告)号:CN113391180A
公开(公告)日:2021-09-14
申请号:CN202110497149.5
申请日:2021-05-07
Applicant: 西安交通大学
IPC: G01R31/26
Abstract: 本发明公开了一种可用于极高温度下的碳化硅器件动态特性测试平台,包括PCB基板及镀银的氧化铝陶瓷基板,氧化铝陶瓷基板上设置有金属化DC+区域、金属化AC区域、金属化栅极区域及金属化开尔文源极区域,其中,金属化DC+区域上设置有待测SiC MOSFET及待测SiC肖特基二极管,其中,待测SiC MOSFET的栅极与金属化栅极区域相连接;将待测SiC MOSFET的源极与金属化开尔文源极区域相连接,待测SiC肖特基二极管的源极及待测SiC MOSFET的电源与金属化AC区域相连接,该平台能够将SiC器件的动态特性研究扩展至更宽的温度范围。
-
公开(公告)号:CN110012590B
公开(公告)日:2020-05-19
申请号:CN201910244632.5
申请日:2019-03-28
Applicant: 西安交通大学
Abstract: 本发明公开了一种基于PCB嵌入工艺的全桥集成模块,包括设置在PCB嵌入模块上的全桥功率电路、高频解耦电容、驱动电路、功率器件以及散热器,功率器件为氮化镓器件或碳化硅器件,氮化镓器件或碳化硅器件分别包括四个,通过串并联连接组成全桥电路,全桥电路连接高频解耦电容和驱动电路,与散热器连接构成嵌入式全桥集成模块。本发明极大的减小了寄生电感,可以推进宽禁带器件的高频化运行,有助于系统功率密度的提升。
-
公开(公告)号:CN114400210A
公开(公告)日:2022-04-26
申请号:CN202210039284.X
申请日:2022-01-13
Applicant: 西安交通大学
IPC: H01L23/367 , H01L23/31
Abstract: 本发明公开了一种双面散热芯片倒装的气密性耐高温封装结构,包括上陶瓷基板、下陶瓷基板及金属密封带;上陶瓷基板的内部设置有第一金属化区域、第二金属化区域、第三金属化区域、第四金属化区域、第五金属化区域、第六金属化区域、第七金属化区域、第八金属化区域、上桥臂的SiC MOSFET、下桥臂的SiC MOSFET、第一垫片、第二垫片、第三垫片及第四垫片;上陶瓷基板的背面设置有第一背部金属化区域、第二背部金属化区域、第三背部金属化区域、第四背部金属化区域、第五背部金属化区域、第六背部金属化区域及第七背部金属化区域,该结构具有低成本、高可靠性、低寄生参数及耐高温的特点。
-
公开(公告)号:CN110010596B
公开(公告)日:2020-11-10
申请号:CN201910244636.3
申请日:2019-03-28
Applicant: 西安交通大学
IPC: H01L25/16 , H01L23/367 , H02M7/00
Abstract: 本发明公开了一种多芯片并联功率模块用封装结构,包括主体DBC基板和驱动电阻DBC基板,驱动电阻DBC基板设置在主体DBC基板上,主体DBC基板的底面铜层中开有用于调整芯片等效热阻的矩形区域。功率模块的拓扑结构为半桥结构,包括上桥臂和下桥臂,上桥臂和下桥臂的开关位置处分别由多个碳化硅裸片并联构成,并联碳化硅裸片共用一个驱动,且每个碳化硅裸片的栅极上均串联一个驱动电阻。本发明适用于一切由于芯片分布位置、DBC布局以及散热条件不完全对称导致的芯片等效热阻不均衡和结温差异,同时实现了驱动电阻的集成,提高了驱动的稳定性。
-
公开(公告)号:CN114400210B
公开(公告)日:2024-03-05
申请号:CN202210039284.X
申请日:2022-01-13
Applicant: 西安交通大学
IPC: H01L23/367 , H01L23/31
Abstract: 本发明公开了一种双面散热芯片倒装的气密性耐高温封装结构,包括上陶瓷基板、下陶瓷基板及金属密封带;上陶瓷基板的内部设置有第一金属化区域、第二金属化区域、第三金属化区域、第四金属化区域、第五金属化区域、第六金属化区域、第七金属化区域、第八金属化区域、上桥臂的SiC MOSFET、下桥臂的SiC MOSFET、第一垫片、第二垫片、第三垫片及第四垫片;上陶瓷基板的背面设置有第一背部金属化区域、第二背部金属化区域、第三背部金属化区域、第四背部金属化区域、第五背部金属化区域、第六背部金属化区域及第七背部金属化区域,该结构具有低成本、高可靠性、低寄生参数及耐高温的特点。
-
公开(公告)号:CN116093094A
公开(公告)日:2023-05-09
申请号:CN202211575220.8
申请日:2022-12-08
Applicant: 西安交通大学
IPC: H01L25/16 , H02M1/00 , H01L23/15 , H01L23/367 , H01L23/373 , H01L23/64 , H01L23/552 , H01L23/538 , H01L21/50
Abstract: 基于氮化镓功率芯片的半桥智能功率模块及其制备方法,包括氮化镓芯片、解耦电容、第一驱动芯片、第二驱动芯片、功率铜面、驱动铜面、第一驱动芯片外围电路、第二驱动芯片外围电路和底部陶瓷基板;若干功率铜面和驱动铜面设置在底部陶瓷基板上,氮化镓芯片和解耦电容设置在功率铜面上,第一驱动芯片和第二驱动芯片设置在驱动铜面上,第一驱动芯片和第二驱动芯片分别对应连接有第一驱动芯片外围电路和第二驱动芯片外围电路;第一驱动芯片和第二驱动芯片用于驱动氮化镓芯片。本发明实现驱动芯片在模块内的集成。功率回路经过优化,功率换流回路寄生电感小于2nH,有效减小芯片开通关断过程中的过电压和电流震荡。
-
公开(公告)号:CN114709203A
公开(公告)日:2022-07-05
申请号:CN202111528391.0
申请日:2021-12-14
Applicant: 西安交通大学 , 美垦半导体技术有限公司
IPC: H01L25/16 , H01L23/367 , H01L23/495
Abstract: 一种基于氮化镓功率芯片的单相全桥智能功率模块,包括驱动板、功率板、模块外壳和散热器;驱动板和功率板均设置在模块外壳内,且驱动板设置在功率板上,功率板和驱动板通过键合线连接;散热器设置在模块外壳底部;功率板包括两个氮化镓芯片和两个硅芯片,两个氮化镓芯片和两个硅芯片组成全桥电路;驱动板包括四个用于驱动功率板上四个芯片的驱动芯片;本发明基于氮化镓芯片设计单相全桥智能功率模块,氮化镓器件相比传统的硅器件拥有更高的开关速度,因而在开关过程中相比传统硅器件对寄生参数更加敏感。本模块设计出一种基于氮化镓功率芯片的全桥布局,并实现驱动芯片在模块内的集成。
-
-
-
-
-
-
-
-
-