-
公开(公告)号：CN111538474A
公开(公告)日：2020-08-14
申请号：CN202010344934.2
申请日：2020-04-27
Applicant: 西安交通大学
IPC: G06F7/487
Abstract: 本申请提供了一种Posit浮点数的除法和开方运算处理器及运算处理系统，涉及计算机技术领域。独创了基于利用补码型式的中间数据进行加减交替运算以完成Posit浮点数的除法和开方运算的运算处理系统。所述Posit浮点数的除法和开方运算处理系统包括CPU、解码电路、编码电路Posit浮点数的除法和开方运算处理器；所述CPU是计算机的中央处理器，连接所述解码电路，Posit浮点数的除法和开方运算处理器连接所述编码电路，用于以所述补码形式的中间数据进行所述目标运算，得到以补码形式的中间数据表示的运算结果，并将所述以补码形式的中间数据表示的运算结果发送给所述编码电路。
-
Patent Agency Ranking
公开(公告)号：CN111538474B
公开(公告)日：2022-11-04
申请号：CN202010344934.2
申请日：2020-04-27
Applicant: 西安交通大学
IPC: G06F7/487
Abstract: 本申请提供了一种Posit浮点数的除法和开方运算处理器及运算处理系统，涉及计算机技术领域。独创了基于利用补码型式的中间数据进行加减交替运算以完成Posit浮点数的除法和开方运算的运算处理系统。所述Posit浮点数的除法和开方运算处理系统包括CPU、解码电路、编码电路Posit浮点数的除法和开方运算处理器；所述CPU是计算机的中央处理器，连接所述解码电路，Posit浮点数的除法和开方运算处理器连接所述编码电路，用于以所述补码形式的中间数据进行所述目标运算，得到以补码形式的中间数据表示的运算结果，并将所述以补码形式的中间数据表示的运算结果发送给所述编码电路。
-
公开(公告)号：CN111538472A
公开(公告)日：2020-08-14
申请号：CN202010346033.7
申请日：2020-04-27
Applicant: 西安交通大学
IPC: G06F7/483
Abstract: 本申请提供了一种Posit浮点数的运算处理器以及运算处理系统，涉及计算机技术领域。直接以自解码电路获取的补码形式的中间数据进行加、减、乘、FMA运算，得到以补码形式的中间数据表示的运算结果，直接将以补码形式的中间数据表示的运算结果输入编码电路，以使编码电路直接将补码形式的中间数据转换为Posit浮点数。避免了在运算电路反复进行原码和补码的相互转化，简化了运算电路的逻辑，从而减小运算电路的面积和功耗。
-
-
公开(公告)号：CN111538472B
公开(公告)日：2022-11-04
申请号：CN202010346033.7
申请日：2020-04-27
Applicant: 西安交通大学
IPC: G06F7/483
Abstract: 本申请提供了一种Posit浮点数的运算处理器以及运算处理系统，涉及计算机技术领域。直接以自解码电路获取的补码形式的中间数据进行加、减、乘、FMA运算，得到以补码形式的中间数据表示的运算结果，直接将以补码形式的中间数据表示的运算结果输入编码电路，以使编码电路直接将补码形式的中间数据转换为Posit浮点数。避免了在运算电路反复进行原码和补码的相互转化，简化了运算电路的逻辑，从而减小运算电路的面积和功耗。
-
公开(公告)号：CN111538473A
公开(公告)日：2020-08-14
申请号：CN202010348464.7
申请日：2020-04-27
Applicant: 西安交通大学
IPC: G06F7/483
Abstract: 本申请提供了一种Posit浮点数处理器，涉及计算机技术领域。为用户提供了满足Posit标准的浮点数处理器。所述Posit浮点数处理器包括：解码电路、运算电路以及编码电路；所述解码电路用于根据CPU的计算指令，获取参与运算的多个目标Posit浮点数，并将所述多个目标Posit浮点数转换为各自对应的补码形式的中间数据；所述中间数据包括多个字段：符号字段、真实指数字段、第一尾数字段以及保护位字段；所述运算电路，用于根据所述计算指令，对接收的所述解码电路输出的多个中间数据进行运算，得到以补码形式的中间数据表示的运算结果；所述编码电路，用于根据所述计算指令中的指定格式，将所述运算结果转换为所述指定格式的Posit浮点数。
-
-
-
-
-
Search Results
6
records
(took 0.019 seconds)
