-
公开(公告)号：CN108462521B
公开(公告)日：2021-03-05
申请号：CN201810143419.0
申请日：2018-02-11
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B7/08
Abstract: 本发明公开的一种自适应阵列天线的抗干扰实现方法，旨在提供一种计算量小，实时性强，抗干扰效果更好的抗干扰方法。本发明通过下述技术方案予以实现：在天线阵元数为M的均匀圆阵天线中，数据预处理模块将M路数字信号进行N阶时域抽头得到连续的空时二维快拍数据，同时根据上位机提供的期望信号来向得到空时二维导向矢量；最小方差无失真响应MVDR算法简化实现模块利用空时二维导向矢量计算导向矢量剩余矩阵，再结合空时二维快拍数据根据其内置的波束合成模块和权值迭代模块同时进行空时二维波束合成和空时二维权值迭代；阵列输出模块将波束合成后的数字信号经数模DA转换器转换成模拟信号，模拟信号经上变频模块上变频输出送给后端处理机。
-
Patent Agency Ranking
公开(公告)号：CN107356944B
公开(公告)日：2020-07-17
申请号：CN201710411984.6
申请日：2017-06-01
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明提出的提高卫星导航阵列天线抗干扰性能的方法，旨在提供一种能有效抑制强干扰，增强天线输出信噪比的抗干扰方法。本发明通过下述技术方案予以实现：在创建的阵列信号接收模型中，各通道依次经过变频信道、A/D模数转换及数据预处理延时，得到连续的空时二维快拍数据，并通过数据复制形成多个虚拟阵列，每个虚拟阵列都对应一个独立的空时二维抗干扰模块，该模块分别选取不同的阵元作为主阵元，并且将该阵元通道接收的信号作为参考数据，实现基于功率倒置的空时联合自适应抗干扰，各个抗干扰模块的输出通过二次波束合成模块直接相加，最终合成后的数字中频信号通过D/A数模转换及上变频模块输出模拟信号给后端的卫星导航接收机。
-
公开(公告)号：CN107356944A
公开(公告)日：2017-11-17
申请号：CN201710411984.6
申请日：2017-06-01
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明提出的提高卫星导航阵列天线抗干扰性能的方法，旨在提供一种能有效抑制强干扰，增强天线输出信噪比的抗干扰方法。本发明通过下述技术方案予以实现：在创建的阵列信号接收模型中，各通道依次经过变频信道、A/D模数转换及数据预处理延时，得到连续的空时二维快拍数据，并通过数据复制形成多个虚拟阵列，每个虚拟阵列都对应一个独立的空时二维抗干扰模块，该模块分别选取不同的阵元作为主阵元，并且将该阵元通道接收的信号作为参考数据，实现基于功率倒置的空时联合自适应抗干扰，各个抗干扰模块的输出通过二次波束合成模块直接相加，最终合成后的数字中频信号通过D/A数模转换及上变频模块输出模拟信号给后端的卫星导航接收机。
-
公开(公告)号：CN108462521A
公开(公告)日：2018-08-28
申请号：CN201810143419.0
申请日：2018-02-11
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
IPC: H04B7/08
Abstract: 本发明公开的一种自适应阵列天线的抗干扰实现方法，旨在提供一种计算量小，实时性强，抗干扰效果更好的抗干扰方法。本发明通过下述技术方案予以实现：在天线阵元数为M的均匀圆阵天线中，数据预处理模块将M路数字信号进行N阶时域抽头得到连续的空时二维快拍数据，同时根据上位机提供的期望信号来向得到空时二维导向矢量；最小方差无失真响应MVDR算法简化实现模块利用空时二维导向矢量计算导向矢量剩余矩阵，再结合空时二维快拍数据根据其内置的波束合成模块和权值迭代模块同时进行空时二维波束合成和空时二维权值迭代；阵列输出模块将波束合成后的数字信号经数模DA转换器转换成模拟信号，模拟信号经上变频模块上变频输出送给后端处理机。
-
公开(公告)号：CN110162742B
公开(公告)日：2023-09-15
申请号：CN201910254674.7
申请日：2019-03-31
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种实数矩阵求逆的浮点运算电路实现方法，旨在提供一种利于HDL实现、延时较短的方阵求逆方法。本发明通过下述技术方案予以实现：按行或列分拍顺序输入三选一复选器,对按行分拍顺序输入的N×N方阵，顺序存入内部RAM缓冲区中，再应用高斯－约当消去算法的原位运算算法逐行对其进行N次循环变换运算，在每次循环变换运算的过程中，一选三复选器从RAM缓存单元读取第k行的矩阵行数据，再遍历一次矩阵所有行数据作为一次消元循环，共执行n次循环；最后按行分拍顺序输出结果逆矩阵。采用时分复用技术在运算的不同阶段合理分配乘法器的运算时间，节省硬件资源、提高资源利用效率,以局部流水线技术来提高数据吞吐率和运算速度。
-
公开(公告)号：CN110162742A
公开(公告)日：2019-08-23
申请号：CN201910254674.7
申请日：2019-03-31
Applicant: 西南电子技术研究所(中国电子科技集团公司第十研究所)
Abstract: 本发明公开的一种实数矩阵求逆的浮点运算电路实现方法，旨在提供一种利于HDL实现、延时较短的方阵求逆方法。本发明通过下述技术方案予以实现：按行或列分拍顺序输入三选一复选器,对按行分拍顺序输入的N×N方阵，顺序存入内部RAM缓冲区中，再应用高斯－约当消去算法的原位运算算法逐行对其进行N次循环变换运算，在每次循环变换运算的过程中，一选三复选器从RAM缓存单元读取第k行的矩阵行数据，再遍历一次矩阵所有行数据作为一次消元循环，共执行n次循环；最后按行分拍顺序输出结果逆矩阵。采用时分复用技术在运算的不同阶段合理分配乘法器的运算时间，节省硬件资源、提高资源利用效率,以局部流水线技术来提高数据吞吐率和运算速度。
-
-
-
-
-
Search Results
6
records
(took 0.04 seconds)
