-
公开(公告)号：CN110460598B
公开(公告)日：2021-08-17
申请号：CN201910741518.3
申请日：2019-08-12
Applicant: 西北工业大学深圳研究院 , 西北工业大学
IPC: H04L29/06
Abstract: 本发明公开了一种网络流量时空迁移异常检测方法，用于解决现有异常流量检测方法计算复杂度高的技术问题。技术方案是对网络中各个实体的流量数据提取统计特征形成样本集合；通过样本与同时间窗口内的其它样本的中心距评估在空间分布上的异常性；通过与自身历史数据比较变化率的L2范数评估在时间上的异常性；通过状态迁移概率评估变化的可能性。本发明通过计算网络实体的流量统计特征基于中心距的空间异常评分、基于历史数据变化率L2范数的时间异常评分以及基于状态转移概率异常评分，对三个评分进行加权平均，综合考虑空间、时间与系统中所有实体整体的状态迁移来判断网络流量是否异常。具有计算复杂度低，并行性好，适合在大规模网络中应用。
-
公开(公告)号：CN118350014A
公开(公告)日：2024-07-16
申请号：CN202410503035.0
申请日：2024-04-25
Applicant: 西北工业大学深圳研究院 , 西北工业大学
Abstract: 本发明公开了一种基于符号执行的处理器特权完整性验证方法，首先，将处理器RTL设计的Verilog代码转换为功能等效的C++代码，并在转换后的C++代码中插入与特权完整性相关的断言；然后，使用符号执行引擎搜索符号路径，以识别可能导致断言违反的漏洞；最后，构建了一个包含CPU模块和快速缓存模块的最小验证平台，生成概念验证，用于模拟和验证搜索阶段发现的漏洞。本发明可以有效地识别并验证处理器设计中的特权转换完整性问题。
-
公开(公告)号：CN110460598A
公开(公告)日：2019-11-15
申请号：CN201910741518.3
申请日：2019-08-12
Applicant: 西北工业大学深圳研究院 , 西北工业大学
IPC: H04L29/06
Abstract: 本发明公开了一种网络流量时空迁移异常检测方法，用于解决现有异常流量检测方法计算复杂度高的技术问题。技术方案是对网络中各个实体的流量数据提取统计特征形成样本集合；通过样本与同时间窗口内的其它样本的中心距评估在空间分布上的异常性；通过与自身历史数据比较变化率的L2范数评估在时间上的异常性；通过状态迁移概率评估变化的可能性。本发明通过计算网络实体的流量统计特征基于中心距的空间异常评分、基于历史数据变化率L2范数的时间异常评分以及基于状态转移概率异常评分，对三个评分进行加权平均，综合考虑空间、时间与系统中所有实体整体的状态迁移来判断网络流量是否异常。具有计算复杂度低，并行性好，适合在大规模网络中应用。
-
公开(公告)号：CN110096907A
公开(公告)日：2019-08-06
申请号：CN201910280834.5
申请日：2019-04-09
Applicant: 西北工业大学深圳研究院 , 西北工业大学
Abstract: 本发明提供了一种基于信息流安全验证的硬件木马检测方法，通过为集成电路硬件设计构建信息流模型，定义硬件设计所需满足的信息流安全属性，利用EDA形式化验证工具进行信息流安全验证，通过捕捉信息流安全属性发生违反的情形来检测硬件设计中潜在的木马，并可利用本发明中信息流模型所提供的逆向追踪能力，实现木马设计的精确定位并揭示其触发机制。本发明能够有效避免硬件设计语言和验证语言之间语义差别所导致的额外设计开销，提高安全验证与木马检测的效率。
-
公开(公告)号：CN110096907B
公开(公告)日：2022-04-05
申请号：CN201910280834.5
申请日：2019-04-09
Applicant: 西北工业大学深圳研究院 , 西北工业大学
Abstract: 本发明提供了一种基于信息流安全验证的硬件木马检测方法，通过为集成电路硬件设计构建信息流模型，定义硬件设计所需满足的信息流安全属性，利用EDA形式化验证工具进行信息流安全验证，通过捕捉信息流安全属性发生违反的情形来检测硬件设计中潜在的木马，并可利用本发明中信息流模型所提供的逆向追踪能力，实现木马设计的精确定位并揭示其触发机制。本发明能够有效避免硬件设计语言和验证语言之间语义差别所导致的额外设计开销，提高安全验证与木马检测的效率。
-
Patent Agency Ranking
公开(公告)号：CN117808615A
公开(公告)日：2024-04-02
申请号：CN202410040581.5
申请日：2024-01-10
Applicant: 西北工业大学
IPC: G06Q50/00 , G06N5/01 , G06F18/2323
Abstract: 本发明公开了一种基于候选节点集合的社交网络影响力最大化方法。该方法包括以下步骤：(1)使用Louvain算法对社交网络进行社团划分，得到多个规模较小的社团。(2)使用混合指标计算社交网络中每个节点的影响力大小。(3)在每个划分后的社团中，选取部分影响力大小排名靠前的节点，以此组合成候选节点集合。(4)使用CELF算法从候选节点集合中选择出使社交网络获得具备最大影响力的k个种子节点。本发明综合考虑了社交网络的社团结构、社交网络节点的度中心性和接近中心性、以及CELF算法，相对于CELF算法，本发明在不牺牲模型准确率的同时具备更高的执行效率。
-
公开(公告)号：CN117544391A
公开(公告)日：2024-02-09
申请号：CN202311658925.0
申请日：2023-12-06
Applicant: 西北工业大学
IPC: H04L9/40 , G06F16/907 , G06F16/903
Abstract: 本发明公开了基于日志数据的网络安全检测方法及系统，属于网络安全检测技术领域，包括如下步骤：S1：实时采集日志服务器在运行时所产生的日志数据，且对日志数据进行检索及特征值提取，确定出基于日志数据的日志特征信息；S2：基于日志特征信息，从多个日志标准信息中调取出与日志特征信息相匹配的日志标准信息，基于日志标准信息，对日志特征信息进行检测分析，确定出基于日志数据的检测分析报告。本发明解决了现有不能对日志数据进行实时的网络安全检测管控，导致日志数据的网络安全检测管控效果差的问题，本发明可对日志数据进行实时的网络安全检测管控，且提升日志数据的网络安全检测管控效果。
-
公开(公告)号：CN111832025A
公开(公告)日：2020-10-27
申请号：CN202010476995.4
申请日：2020-05-29
Applicant: 西北工业大学
IPC: G06F21/57
Abstract: 本发明提供一种能量隐通道硬件安全优化方法，该方法是一种基于高层综合技术的高度自动化的软/硬件协同安全性设计生成方法。实现过程为：首先，编写高层综合工具可识别的硬件密码核设计C语言源代码。然后，在C语言源代码中插入高层综合设计优化指令，主要通过在C语言源代码中加入本地电路综合指令符pragma来指导综合工具进行高层综合。随后，使用高层综合工具将C代码转换为RTL代码设计，使用ISE Design Suite综合工具生成设计空间内各个优化设计的比特流，同时收集不同设计方案所生成的性能资源报告，统计与设计相关的实际性能信息。最终，分别对所收集到的设计空间内的各个优化方案的数据进行侧信道安全定性分析，然后在设计空间内进行优化权衡选择。与其他发明技术相比，本发明设计自动化程度高、安全性更强。
-
公开(公告)号：CN102612152A
公开(公告)日：2012-07-25
申请号：CN201210046024.1
申请日：2012-02-27
Applicant: 西北工业大学
Abstract: 本发明公开了一种基于空时多址的Ad Hoc网络MAC协议实现方法，用于解决现有的Ad Hoc网络MAC协议实现方法适应性差的技术问题。技术方案是将一个完整的数据链路层协议帧划分为控制帧、广播帧和信息帧三个部分。控制帧与节点一一对应，用于传输数据时申请信息时隙。广播帧用于处理申请冲突。信息帧按照一个2n、二个2n-1、四个2n-2...指数形式分配基准时隙个数，并分配时隙号，以适应不同QoS要求的业务。信息时隙是按块方式组织的，以满足不同业务的QoS要求。提高了Ad Hoc网络的拓扑适应性，而且具有开销小，时隙利用率高的特点，可对语音和视频通信提供很好的支持。
-
公开(公告)号：CN119989999A
公开(公告)日：2025-05-13
申请号：CN202510049588.8
申请日：2025-01-13
Applicant: 西北工业大学
IPC: G06F30/327
Abstract: 本申请公开了一种LUT级网表的信息流跟踪模型生成方法和安全验证方法，通过获取各逻辑单元的所有原始信号，得到标签信号，基于LUT模块的原始信号和标签信号构建新的LUT模块，得到新的LUT模块的真值表，并将新的LUT模块的真值表转化为布尔逻辑表达式，得到LUT信息流模型；利用门级信息流追踪算法处理原语的原始信号和标签信号，得到原语信息流模型；基于assign语句的标签信号得到assign语句信息流模型；基于LUT信息流模型、原语信息流模型和assign语句信息流模型得到LUT级网表的信息流模型，解决了现有技术中无法基于FPGA网表自动生成精确信息流模型的技术问题。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.019 seconds)
