公开(公告)号：CN101027884A

公开(公告)日：2007-08-29

申请号：CN200580032352.4

申请日：2005-09-30

Applicant: 英特尔公司

Inventor： J·梅卡尔 ,  K·拉夫 ,  D·夏伊基得 ,  S·乔德里

IPC: H04L25/03 ,  H04L7/00 ,  H04L25/02

CPC classification number: H04L25/0224 ,  H04L7/0008 ,  H04L25/03878 ,  H04L2025/03751

Abstract: 一种用于为信道自确定均衡参数的方法、系统和装置。启动器在要被均衡的信道上将均衡不敏感信号(EIS)发送应答器并开始计数。应答器用一EIS响应。当启动器接收到该响应EIS时终止计数。构成信道内的延迟的度量的计数可用来确定用于该信道的期望均衡参数。

公开(公告)号：CN1918871A

公开(公告)日：2007-02-21

申请号：CN200580004841.9

申请日：2005-03-04

Applicant: 英特尔公司

Inventor： S·乔德里 ,  J·梅卡尔 ,  K·甘古利 ,  S·达布拉 ,  M·古茨曼 ,  K·德罗特拉 ,  A·特里帕蒂 ,  K·瓦基尔

IPC: H04L25/02 ,  H04L27/01 ,  H04L25/03

CPC classification number: H04L25/03343 ,  H04L27/01 ,  H04L2025/03477 ,  H04L2025/03764 ,  H04L2025/03802

Abstract: 一种对于在发送机和接收机之间数据链路上的通信信号校准均衡器的方法包括测量所述链路中的损耗并且基于所述被测损耗自动确定多抽头均衡设置。可以使用存储了分别与多个链路损耗值之一相对应的多个抽头系数设置的查找表来确定所述多抽头均衡设置。一旦在所述表中找出了与被测链路损耗相匹配的所述均衡设置，所述均衡器就能被优化设置以减少或排除码间串扰以及其他类型的干扰。

公开(公告)号：CN101031860B

公开(公告)日：2010-06-09

申请号：CN200580032924.9

申请日：2005-09-29

Applicant: 英特尔公司

Inventor： J·梅卡尔 ,  C·沃克

IPC: G06F1/10 ,  G06F13/42

CPC classification number: G06F1/10 ,  G06F13/4243 ,  Y02D10/14 ,  Y02D10/151

Abstract: 一种向存储器架构内的多个存储器单元分配时钟信号的方法、系统和装置。缓冲器芯片通过点对点链路耦合至多个存储器单元中的每一个。缓冲器芯片包括用于生成连续的自由运行时钟的时钟生成器，这些连续的自由运行时钟可以依次通过该架构中的一存储器单元子集。数据的发送基于存储器单元与缓冲器芯片的接近程度经由点对点链路被延迟以适应多点时钟信号内的延迟。

公开(公告)号：CN101031860A

公开(公告)日：2007-09-05

申请号：CN200580032924.9

申请日：2005-09-29

Applicant: 英特尔公司

Inventor： J·梅卡尔 ,  C·沃克

IPC: G06F1/10 ,  G06F13/42

CPC classification number: G06F1/10 ,  G06F13/4243 ,  Y02D10/14 ,  Y02D10/151

Abstract: 一种向存储器架构内的多个存储器单元分配时钟信号的方法、系统和装置。缓冲器芯片通过点对点链路耦合至多个存储器单元中的每一个。缓冲器芯片包括用于生成连续的自由运行时钟的时钟生成器，这些连续的自由运行时钟可以依次通过该架构中的一存储器单元子集。数据的发送基于存储器单元与缓冲器芯片的接近程度经由点对点链路被延迟以适应多点时钟信号内的延迟。