公开(公告)号：CN105743690A

公开(公告)日：2016-07-06

申请号：CN201510822434.4

申请日：2015-11-24

Applicant: 英特尔公司

Inventor： R·王 ,  C·马乔科 ,  P·康纳 ,  D·库玛尔 ,  N·雅尼 ,  D·达勒 ,  S·戈布里尔

IPC: H04L12/24

Abstract: 各个实施例通常针对于通过将一个或多个分组缓存在用于一个或多个输入/输出(I/O)端口的缓冲区中，来生成用于处理单元和交换电路的空闲周期的装置、方法和其它技术。实施例可以包括：使处理单元和/或交换电路在该空闲周期期间以较低功率状态进行操作，并通过向处理单元和/或交换电路传输一个或多个带外消息，来使处理单元和/或交换电路退出低功率状态。

公开(公告)号：CN105743690B

公开(公告)日：2020-05-15

申请号：CN201510822434.4

申请日：2015-11-24

Applicant: 英特尔公司

Inventor： R·王 ,  C·马乔科 ,  P·康纳 ,  D·库玛尔 ,  N·雅尼 ,  D·达勒 ,  S·戈布里尔

IPC: H04L12/24

Abstract: 各个实施例通常针对于通过将一个或多个分组缓存在用于一个或多个输入/输出(I/O)端口的缓冲区中，来生成用于处理单元和交换电路的空闲周期的装置、方法和其它技术。实施例可以包括：使处理单元和/或交换电路在该空闲周期期间以较低功率状态进行操作，并通过向处理单元和/或交换电路传输一个或多个带外消息，来使处理单元和/或交换电路退出低功率状态。