公开(公告)号：CN1228886A

公开(公告)日：1999-09-15

申请号：CN97197389.X

申请日：1997-06-04

Applicant: 艾利森电话股份有限公司

Inventor： A·艾利森 ,  L·O·斯文森

IPC: H03K23/40 ,  H03K27/00 ,  H03M9/00

CPC classification number: H03M9/00 ,  H03K23/544

Abstract: 本发明涉及快速串并行和并串行转换器,其中包括分频器。串并行转换器包括移位寄存器(51)、输出寄存器(52)和分频器(40)。并串行转换器包括寄存器(61)和分频器(40)。所有寄存器(51,52,61)和分频器包括与某些输入时钟信号(CLK)连接的时钟输入端(CK0－CK7)。根据本发明,分频器(40)至少包括具有带有时控存储电路的与门的功能的两个电路(0－7)。每个电路包括一个时钟输入端(CK0－CK7),第一与输入端,第二与输入端(SE0－SE7)和输出两个与输入端(SDI0－SDI7,SE0－SE7)的与逻辑函数值的至少一个输出端(Q0－Q7)。各第一与输入端(SDI0－SDI7)彼此连接,并接到来自一个输出端(Q7)的反相信号。除第一电路(0)外,各第二与输入端(SE0－SE7)接到前面电路(0－6)的输出端(Q0－Q6)。最后。分频时钟信号(CLKdiv)可以取自一个输出端(Q4)。