公开(公告)号：CN1126286C

公开(公告)日：2003-10-29

申请号：CN98808949.1

申请日：1998-08-10

Applicant: 艾利森电话股份有限公司

Inventor： A·艾利森

IPC: H04B3/20

CPC classification number: H04B3/20

Abstract: 一种电话系统中阈值估算方法估算(S1)下行线路功率Rx和上行线路功率Ry。对于延迟的Rx值递归地确定(S2)回波模型参数候选量ai和bi。选取(S3)具有最小值的bi作为回波模参数bi，识别(S4)相应的延迟Δ(指数i)作为当前回波延迟。选取(S5)具有同样延迟的模型参数候选量ai作为模型参数a。根据估算的a和b的值估算(S6)当前回波返回损耗ERL。根据估算的ERL值和估算的以前测量的Δ时间步长的Rx的值估算(S7)当前限制电平。

公开(公告)号：CN1108667C

公开(公告)日：2003-05-14

申请号：CN97197466.7

申请日：1997-06-25

Applicant: 艾利森电话股份有限公司

Inventor： A·艾利森 ,  U·汉松 ,  J·拉松

IPC: H04B1/74

CPC classification number: H04B1/74

Abstract: 本发明涉及有关处理来自至少两个插件板的高速信号之间的动态和静态相位偏差的缓冲设备和方法。在第一缓冲装置(2)中处理在插件板之间的动态相位偏差，和在第二缓冲装置(5)中处理在插件板之间的静态相位偏差。提供了寄存器设备(8；54)，其中存储了有关在第二缓冲装置(5)中的一个插件板的读指针和写指针(7、6)之间的第一个差值的信息，以及有关在静态缓冲装置(5)中的同一个插件板的读指针和写指针之间的当前的差值的信息在重新装载操作以后被存储。第一个和当前的差值被进行比较，以便提供控制信号，它用于在动态缓冲装置(2)中的下一次重新装载操作，该重新装载操作由所述控制信号控制，以避免在第二缓冲装置(5)中结束缓冲，如果在第一个和当前的差值之间的差别超过给定数目的位置的话。

公开(公告)号：CN1269926A

公开(公告)日：2000-10-11

申请号：CN98808949.1

申请日：1998-08-10

Applicant: 艾利森电话股份有限公司

Inventor： A·艾利森

IPC: H04B3/20

CPC classification number: H04B3/20

Abstract: 一种电话系统中阈值估算方法估算(S1)下行线路功率Rx和上行线路功率Ry。对于延迟的Rx值递归地确定(S2)回波模型参数候选量ai和bi。选取(S3)具有最小值的bi作为回波模参数bi,识别(S4)相应的延迟△(指数i)作为当前回波延迟。选取(S5)具有同样延迟的模型参数候选量ai作为模型参数a。根据估算的a和b的值估算(S6)当前回波返回损耗ERL。根据估算的ERL值和估算的以前测量的△时间步长的Rx的值估算(S7)当前限制电平。

公开(公告)号：CN1228890A

公开(公告)日：1999-09-15

申请号：CN97197466.7

申请日：1997-06-25

Applicant: 艾利森电话股份有限公司

Inventor： A·艾利森 ,  U·汉松 ,  J·拉松

IPC: H04B1/74

CPC classification number: H04B1/74

Abstract: 本发明涉及有关处理来自至少两个插件板的高速信号之间的动态和静态相位偏差的缓冲设备和方法。在第一缓冲装置(2)中处理在插件板之间的动态相位偏差,和在第二缓冲装置(5)中处理在插件板之间的静态相位偏差。提供了寄存器设备(8;54),其中存储了有关在第二缓冲装置(5)中的一个插件板的读指针和写指针(7、6)之间的第一个差值的信息,以及有关在静态缓冲装置(5)中的同一个插件板的读指针和写指针之间的当前的差值的信息在重新装载操作以后被存储。第一个和当前的差值被进行比较,以便提供控制信号,它用于在动态缓冲装置(2)中的下一次重新装载操作,该重新装载操作由所述控制信号控制,以避免在第二缓冲装置(5)中结束缓冲,如果在第一个和当前的差值之间的差别超过给定数目的位置的话。

公开(公告)号：CN1228886A

公开(公告)日：1999-09-15

申请号：CN97197389.X

申请日：1997-06-04

Applicant: 艾利森电话股份有限公司

Inventor： A·艾利森 ,  L·O·斯文森

IPC: H03K23/40 ,  H03K27/00 ,  H03M9/00

CPC classification number: H03M9/00 ,  H03K23/544

Abstract: 本发明涉及快速串并行和并串行转换器,其中包括分频器。串并行转换器包括移位寄存器(51)、输出寄存器(52)和分频器(40)。并串行转换器包括寄存器(61)和分频器(40)。所有寄存器(51,52,61)和分频器包括与某些输入时钟信号(CLK)连接的时钟输入端(CK0－CK7)。根据本发明,分频器(40)至少包括具有带有时控存储电路的与门的功能的两个电路(0－7)。每个电路包括一个时钟输入端(CK0－CK7),第一与输入端,第二与输入端(SE0－SE7)和输出两个与输入端(SDI0－SDI7,SE0－SE7)的与逻辑函数值的至少一个输出端(Q0－Q7)。各第一与输入端(SDI0－SDI7)彼此连接,并接到来自一个输出端(Q7)的反相信号。除第一电路(0)外,各第二与输入端(SE0－SE7)接到前面电路(0－6)的输出端(Q0－Q6)。最后。分频时钟信号(CLKdiv)可以取自一个输出端(Q4)。

公开(公告)号：CN1204425A

公开(公告)日：1999-01-06

申请号：CN96199096.1

申请日：1996-12-06

Applicant: 艾利森电话股份有限公司

Inventor： A·艾利森 ,  J·卡尔森

IPC: H04B3/23

Abstract: 回声消除器确定取决于非线性误差功率估算(24)并且最好也取决于线性误差功率(22)的动态门限(TH(n)),残留信号(e(n)的残留功率估算(28)与此动态门限进行比较。如果残留功率估算低于动态门限,则在非线性处理器(20)中衰减残留信号。