-
公开(公告)号：CN103390551B
公开(公告)日：2017-03-01
申请号：CN201210144551.6
申请日：2012-05-10
Applicant: 联华电子股份有限公司
IPC: H01L21/311 , G03F1/80
Abstract: 本发明公开一种半导体装置图案化结构的制作方法，其包含有下列步骤。首先依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上。接着利用第一图案化掩模层作为蚀刻掩模，于基板上形成多个特征结构，其中各特征结构均包含一图案化第一掩模层及一图案化目标层。然后，形成一第二图案化掩模层于基板上，以覆盖住部分特征结构并暴露一预定区域。继以进行一第二蚀刻制作工艺，完全去除预定区域内的特征结构及第二图案化掩模层。最后，进行一第三蚀刻制作工艺，利用图案化第一掩模层作为蚀刻掩模，完全去除未被图案化第一掩模层遮蔽的该目标层。
-
公开(公告)号：CN102543990B
公开(公告)日：2015-09-09
申请号：CN201010588896.1
申请日：2010-12-15
Applicant: 联华电子股份有限公司
IPC: H01L27/02 , H01L27/088 , H01L29/08 , H01L21/8234
Abstract: 本发明公开一种应变硅半导体结构，包含：第一晶体管和第二晶体管，分别设于基底上；第一晶体管包含：第一栅极结构和二第一源极/漏极，分别位于第一栅极结构两侧的基底中，其中各个第一源极/漏极和第一栅极结构之间分别定义有第一源极/漏极至栅极距离；第二晶体管包含：第二栅极结构和二第二源极/漏极，分别位于第二栅极结构两侧的基底中，其中各第二源极/漏极和该第二栅极结构之间分别定义有第二源极/漏极至栅极距离，第一源极/漏极至栅极距离小于第二源极/漏极至栅极距离。
-
公开(公告)号：CN103390551A
公开(公告)日：2013-11-13
申请号：CN201210144551.6
申请日：2012-05-10
Applicant: 联华电子股份有限公司
IPC: H01L21/311 , G03F1/80
Abstract: 本发明公开一种半导体装置图案化结构的制作方法，其包含有下列步骤。首先依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上。接着利用第一图案化掩模层作为蚀刻掩模，于基板上形成多个特征结构，其中各特征结构均包含一图案化第一掩模及一图案化目标层。然后，形成一第二图案化掩模于基板上，以覆盖住部分特征结构并暴露一预定区域。继以进行一第二蚀刻制作工艺，完全去除预定区域内的特征结构及第二图案化掩模。最后，进行一第三蚀刻制作工艺，利用图案化第一掩模层作为蚀刻掩模，完全去除未被图案化第一掩模层遮蔽的该目标层。
-
公开(公告)号：CN102543990A
公开(公告)日：2012-07-04
申请号：CN201010588896.1
申请日：2010-12-15
Applicant: 联华电子股份有限公司
IPC: H01L27/02 , H01L27/088 , H01L29/08 , H01L21/8234
Abstract: 本发明公开一种应变硅半导体结构，包含：第一晶体管和第二晶体管，分别设于基底上；第一晶体管包含：第一栅极结构和二第一源极/漏极，分别位于第一栅极结构两侧的基底中，其中各个第一源极/漏极和第一栅极结构之间分别定义有第一源极/漏极至栅极距离；第二晶体管包含：第二栅极结构和二第二源极/漏极，分别位于第二栅极结构两侧的基底中，其中各第二源极/漏极和该第二栅极结构之间分别定义有第二源极/漏极至栅极距离，第一源极/漏极至栅极距离小于第二源极/漏极至栅极距离。
-
公开(公告)号：CN102237399A
公开(公告)日：2011-11-09
申请号：CN201010167912.X
申请日：2010-04-22
Applicant: 联华电子股份有限公司
IPC: H01L29/49 , H01L29/06 , H01L21/8234 , H01L21/335
Abstract: 一种具有金属栅极的半导体元件及其制作方法，该半导体元件包含有半导体基底、形成于该半导体基底上的栅极介电层、以及至少一形成于该栅极介电层上的第一导电型金属栅极。该第一导电型金属栅极还包含有填充金属性层，以及设置于该栅极介电层与该填充金属性层之间的U型金属性层，且该U型金属性层的最高部分低于该填充金属性层。
-
Patent Agency Ranking
公开(公告)号：CN101378021B
公开(公告)日：2010-06-02
申请号：CN200710148552.7
申请日：2007-08-29
Applicant: 联华电子股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明公开了一种半导体元件的制造方法。此方法包括在基底上形成栅极结构，其包括图案化栅介电层、图案化栅极导电层、顶盖层与间隙壁。接着，在栅极结构两侧的基底中形成第一凹槽与第二凹槽。然后，在第一凹槽与第二凹槽的底表面上形成保护层，然后，进行蚀刻工艺，使第一凹槽与第二凹槽向栅极结构的方向侧向扩口。其后，在第一凹槽与第二凹槽之中分别形成材料层。之后，分别于第一凹槽与第二凹槽的材料层中形成源极/漏极接触区。
-
公开(公告)号：CN100570829C
公开(公告)日：2009-12-16
申请号：CN200510126850.7
申请日：2005-11-24
Applicant: 联华电子股份有限公司
IPC: H01L21/311 , H01L21/768
Abstract: 一种同时控制孔径不同开口的孔径差的方法。此孔径不同开口的工艺是先于目标材料层上形成抗反射层及图案化的光致抗蚀剂层，此光致抗蚀剂层具有孔径不同的第一、第二开口图案。接着以光致抗蚀剂层为掩模依序蚀刻抗反射层与材料层，以于对应第一、第二开口图案的材料层中形成第一、第二开口，其中所采用的蚀刻配方使得第一开口的孔径小于第一开口图案，而形成第一孔径差；并使得第二开口的孔径小于第二开口图案，而形成第二孔径差，其与第一孔径差之间的差值称相对孔径差。本方法的特征在于：在蚀刻抗反射层时，将影响前述相对孔径差的一项蚀刻参数设定为第一数值；且在蚀刻材料层时，将此蚀刻参数设定为第二数值，此第二数值异于第一数值。
-
公开(公告)号：CN100527367C
公开(公告)日：2009-08-12
申请号：CN200610128007.7
申请日：2006-08-31
Applicant: 联华电子股份有限公司
IPC: H01L21/3213 , H01L21/28 , H01L21/768
Abstract: 一种用于图案化的堆栈结构，用以在一材料层中形成一开口图案，该开口图案具有一预定的开口宽度。此堆栈结构包括一底层、一多硅有机层与一光致抗蚀剂层，其中底层位于该材料层上；多硅有机层介于底层与光致抗蚀剂层之间，光致抗蚀剂层的厚度小于底层的厚度但大于多硅有机层厚度的2倍，底层的厚度则小于预定的开口宽度的3倍。
-
公开(公告)号：CN100527356C
公开(公告)日：2009-08-12
申请号：CN200710002192.X
申请日：2007-01-12
Applicant: 联华电子股份有限公司
IPC: H01L21/027 , H01L21/033 , H01L21/31 , H01L21/28 , H01L21/3213
Abstract: 一种修整硬掩模层的方法，提供一基底、一硬掩模层、一三层堆叠层位于基底上。三层堆叠层包括有一顶层光致抗蚀剂、一含硅层以及一底层光致抗蚀剂。依序图案化顶层光致抗蚀剂、含硅层、底层光致抗蚀剂和硬掩模层，然后对硬掩模层进行一修整工艺。由于本发明的底层光致抗蚀剂较薄且蚀刻过程中有所耗损，所以不会发生光致抗蚀剂线倒塌的情况。
-
公开(公告)号：CN101221899A
公开(公告)日：2008-07-16
申请号：CN200710002192.X
申请日：2007-01-12
Applicant: 联华电子股份有限公司
IPC: H01L21/027 , H01L21/033 , H01L21/31 , H01L21/28 , H01L21/3213
Abstract: 一种修整硬掩模层的方法，提供一基底、一硬掩模层、一三层堆叠层位于基底上。三层堆叠层包括有一顶层光致抗蚀剂、一含硅层以及一底层光致抗蚀剂。依序图案化顶层光致抗蚀剂、含硅层、底层光致抗蚀剂和硬掩模层，然后对硬掩模层进行一修整工艺。由于本发明的底层光致抗蚀剂较薄且蚀刻过程中有所耗损，所以不会发生光致抗蚀剂线倒塌的情况。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.065 seconds)
