公开(公告)号：CN112151669B

公开(公告)日：2024-04-09

申请号：CN201910565683.8

申请日：2019-06-27

Applicant: 联华电子股份有限公司

Inventor： 刘昕融 ,  李昆儒 ,  詹昂 ,  侯朝钟 ,  施宇隆

IPC: H10N50/10 ,  H10N50/01 ,  H10B61/00

Abstract: 本发明公开一种存储器元件的制作方法，其包含：首先，提供一介电层，然后在该介电层中同时形成一接触窗以及一对准标记(alignment mark)凹槽，其中，该接触窗曝露一下层金属线，接下来在该介电层表面、该接触窗以及该对准标记凹槽内形成一导电层，对该导电层进行一平坦化步骤，并留下一残留物位于该对准标记凹槽内，后续对该介电层进行一氮气等离子体步骤(N2 plasma)，进行一清洗步骤，以移除该对准标记凹槽内的该残留物，以及形成一图案化的磁隧穿结(magnetic tunneling junction,MTJ)膜叠层于该接触窗上。

公开(公告)号：CN115706081A

公开(公告)日：2023-02-17

申请号：CN202110935534.3

申请日：2021-08-16

Applicant: 联华电子股份有限公司

Inventor： 詹昂 ,  刘昕融 ,  李昆儒 ,  侯朝钟 ,  蔡傅守 ,  施宇隆 ,  陈知远 ,  陈群翰 ,  高苇昕 ,  林世明

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768 ,  H01L21/321

Abstract: 本发明公开一种半导体结构及其制作方法，其中该半导体结构包括一第一介电层位于一基底上、一导电结构位于该第一介电层中，并且包括一端部，以及与该端部连接并且往远离该端部的方向延伸的一延伸部。一第二介电层位于该第一介电层上。一导电插塞，穿过该第二介电层并且与该导电结构的该延伸部直接接触。一虚设插塞，穿过该第二介电层并且与该导电结构的该端部直接接触。在剖面中，该虚设插塞的一宽度小于该导电插塞的一宽度的50％。

公开(公告)号：CN108695162A

公开(公告)日：2018-10-23

申请号：CN201710236563.4

申请日：2017-04-12

Applicant: 联华电子股份有限公司

Inventor： 李昆儒 ,  许力介 ,  廖羿涵 ,  陆俊岑 ,  林志勋 ,  刘昕融

IPC: H01L21/336

CPC classification number: H01L21/0338 ,  H01L21/02115 ,  H01L21/02271 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/3086 ,  H01L29/66795

Abstract: 本发明公开一种鳍状结构的制造方法，包括在衬底上形成沿着第一方向延伸的图案化的触媒层与图案化的钝化层。图案化的钝化层位于图案化的触煤层上。在图案化的触媒层的至少一侧形成碳层。所述碳层包括沿着第一方向排列的多个空心碳管，其中每一空心碳管沿着第二方向延伸。进行移除工艺，以移除每个空心碳管的上部及下部中最接近衬底的部分，以使留下多个残部做为掩模层。相邻的两个残部形成沿着第二方向延伸的条形图案。移除图案化的钝化层与图案化的触媒层。将掩模层的图案转移至衬底，以形成多个鳍状结构，以及移除所述掩模层。

公开(公告)号：CN108695162B

公开(公告)日：2021-04-09

申请号：CN201710236563.4

申请日：2017-04-12

Applicant: 联华电子股份有限公司

Inventor： 李昆儒 ,  许力介 ,  廖羿涵 ,  陆俊岑 ,  林志勋 ,  刘昕融

IPC: H01L21/336

Abstract: 本发明公开一种鳍状结构的制造方法，包括在衬底上形成沿着第一方向延伸的图案化的触媒层与图案化的钝化层。图案化的钝化层位于图案化的触媒层上。在图案化的触媒层的至少一侧形成碳层。所述碳层包括沿着第一方向排列的多个空心碳管，其中每一空心碳管沿着第二方向延伸。进行移除工艺，以移除每个空心碳管的上部及下部中最接近衬底的部分，以使留下多个残部做为掩模层。相邻的两个残部形成沿着第二方向延伸的条形图案。移除图案化的钝化层与图案化的触媒层。将掩模层的图案转移至衬底，以形成多个鳍状结构，以及移除所述掩模层。

公开(公告)号：CN112151669A

公开(公告)日：2020-12-29

申请号：CN201910565683.8

申请日：2019-06-27

Applicant: 联华电子股份有限公司

Inventor： 刘昕融 ,  李昆儒 ,  詹昂 ,  侯朝钟 ,  施宇隆

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 本发明公开一种存储器元件的制作方法，其包含：首先，提供一介电层，然后在该介电层中同时形成一接触窗以及一对准标记(alignment mark)凹槽，其中，该接触窗曝露一下层金属线，接下来在该介电层表面、该接触窗以及该对准标记凹槽内形成一导电层，对该导电层进行一平坦化步骤，并留下一残留物位于该对准标记凹槽内，后续对该介电层进行一氮气等离子体步骤(N2 plasma)，进行一清洗步骤，以移除该对准标记凹槽内的该残留物，以及形成一图案化的磁隧穿结(magnetic tunneling junction,MTJ)膜叠层于该接触窗上。