公开(公告)号：CN102076388A

公开(公告)日：2011-05-25

申请号：CN200980125218.7

申请日：2009-06-22

Applicant: 索尼计算机娱乐公司

Inventor： 川口智史 ,  菅原彰彦 ,  广井聪幸 ,  景山浩二

IPC: A63F13/00 ,  A63F13/08 ,  A63F13/10 ,  G06T19/00

CPC classification number: A63F13/655 ,  A63F13/213 ,  A63F13/24 ,  A63F13/525 ,  A63F13/92 ,  A63F2300/1043 ,  A63F2300/1087 ,  A63F2300/204 ,  A63F2300/6018 ,  A63F2300/695 ,  G06F3/012 ,  G06F3/04815 ,  H04N5/2259

Abstract: 提供能够提高由拍摄单元生成的图像的有效利用性的便携式游戏装置以及便携式游戏装置的控制方法。拍摄对象客体图像生成部(52)对拍摄对象客体进行拍摄，生成拍摄对象客体图像。拍摄对象客体距离测量部(54)测量与拍摄对象客体之间的距离。信息处理执行部(56)执行基于拍摄对象客体图像以及由拍摄对象客体距离测量部(54)测量出的距离的信息处理。

公开(公告)号：CN1897031A

公开(公告)日：2007-01-17

申请号：CN200610105613.7

申请日：2006-07-10

Applicant: 索尼计算机娱乐公司

Inventor： 广井聪幸 ,  冈正昭

IPC: G06T1/20

CPC classification number: G06T1/20

Abstract: 提供一种多图形处理器系统，在图形芯片的开发上寻求灵活性。第1GPU(100)有用于外部输出的数字视频输出端子(134(Vout端子))，从Vout端子输出的数字视频信号通过HDMI(120)被供给到显示装置。第1GPU(100)和第2GPU(200)通过用于以双向方式交换数据的数据总线(140)而相互连接着。第2GPU(200)通过数据输入输出接口(220)对从第1GPU(100)供给的数据实施规定的描绘处理，并将描绘处理后的数据通过数据输入输出接口(220)返回到第1GPU(100)。第1GPU(100)根据需要来处理从第2GPU(200)返回的数据，并从Vout端子经由HDMI(120)将数字视频信号向外部输出。

公开(公告)号：CN100501770C

公开(公告)日：2009-06-17

申请号：CN200610105613.7

申请日：2006-07-10

Applicant: 索尼计算机娱乐公司

Inventor： 广井聪幸 ,  冈正昭

IPC: G06T1/20

CPC classification number: G06T1/20

Abstract: 提供一种多图形处理器系统，在图形芯片的开发上寻求灵活性。第1GPU(100)有用于外部输出的数字视频输出端子(134(Vout端子))，从Vout端子输出的数字视频信号通过HDMI(120)被供给到显示装置。第1GPU(100)和第2GPU(200)通过用于以双向方式交换数据的数据总线(140)而相互连接着。第2GPU(200)通过数据输入输出接口(220)对从第1GPU(100)供给的数据实施规定的描绘处理，并将描绘处理后的数据通过数据输入输出接口(220)返回到第1GPU(100)。第1GPU(100)根据需要来处理从第2GPU(200)返回的数据，并从Vout端子经由HDMI(120)将数字视频信号向外部输出。

公开(公告)号：CN101361033A

公开(公告)日：2009-02-04

申请号：CN200680051222.X

申请日：2006-11-20

Applicant: 索尼计算机娱乐公司

Inventor： 田村哲司 ,  泷口岩 ,  村木洋介 ,  广井聪幸 ,  井上光司 ,  爱川诚

IPC: G06F1/32 ,  G06F15/78 ,  H01L21/822 ,  H01L27/04

CPC classification number: G06F1/3203 ,  G06F1/3296 ,  Y02D10/172

Abstract: 对应提供给微处理器的电源电压进行最优化。判定部(22)判定微处理器(10)的状态。设定部(24)根据判定部(22)所判定出的微处理器(10)的状态，设定应提供给微处理器(10)的电源电压(Vdd)。电源电路(26)将在设定部(24)中设定的电源电压(Vdd)经由电源线(12)提供给微处理器(10)。判定部(22)在每个预定的定时判定微处理器(10)的状态，设定部(24)在每次判定部(22)做出判定时对电源电压(Vdd)进行再设定。

公开(公告)号：CN100533726C

公开(公告)日：2009-08-26

申请号：CN200710087864.1

申请日：2007-03-21

Applicant: 索尼计算机娱乐公司

Inventor： 广井聪幸 ,  菅原彰彦

IPC: H01L25/00 ,  H01L25/18 ,  H01L27/04 ,  G06F15/76

CPC classification number: H01L25/0657 ,  H01L25/18 ,  H01L2225/06513 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 运算处理装置中，在第一半导体衬底(100)上一体地集成了执行不同处理的多个处理器(10、12、14、16)。在第二半导体衬底(200)上一体地集成了由第一半导体衬底(100)上集成的多个处理器(10、12、14、16)管理的多个存储器(20、22、24、26)。第一半导体衬底(100)上集成的多个处理器(10、12、14、16)包括存储器控制器，用于控制分别单独地集成在第二半导体衬底(200)上的成为管理对象的存储器(20、22、24、26)。通过不同的半导体制造工艺制造半导体衬底(100、200)，并在各自的表面上形成微凸点，同时在半导体衬底的厚度方向上层叠，并通过微凸点而连接。

公开(公告)号：CN101047169A

公开(公告)日：2007-10-03

申请号：CN200710087864.1

申请日：2007-03-21

Applicant: 索尼计算机娱乐公司

Inventor： 广井聪幸 ,  菅原彰彦

IPC: H01L25/00 ,  H01L25/18 ,  H01L27/04 ,  G06F15/76

CPC classification number: H01L25/0657 ,  H01L25/18 ,  H01L2225/06513 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 运算处理装置中，在第一半导体衬底(100)上一体地集成了执行不同处理的多个处理器(10、12、14、16)。在第二半导体衬底(200)上一体地集成了由第一半导体衬底(100)上集成的多个处理器(10、12、14、16)管理的多个存储器(20、22、24、26)。第一半导体衬底(100)上集成的多个处理器(10、12、14、16)包括存储器控制器，用于控制分别单独地集成在第二半导体衬底(200)上的成为管理对象的存储器(20、22、24、26)。通过不同的半导体制造工艺制造半导体衬底(100、200)，并在各自的表面上形成微凸点，同时在半导体衬底的厚度方向上层叠，并通过微凸点而连接。