公开(公告)号：CN101595568B

公开(公告)日：2011-07-13

申请号：CN200880003389.8

申请日：2008-01-28

Applicant: 索尼株式会社 ,  独立行政法人理化学研究所

Inventor： 野本和正 ,  平井畅一 ,  安田亮一 ,  八木岩 ,  三成刚生 ,  塚越一仁 ,  青柳克信

IPC: H01L29/786 ,  H01L21/336 ,  H01L51/05

CPC classification number: H01L51/001 ,  H01L51/0516 ,  H01L51/0529 ,  H01L51/0545

Abstract: 提供了一种底栅/底接触型薄膜半导体装置(1)的制造方法，其中该薄膜半导体装置(1)可以将栅极绝缘膜和薄膜半导体层之间的边界保持在优选的状态而不受源极/漏极电极的影响并因此可以不论精细的结构而具有优选的特性。第一栅极绝缘膜(7-1)形成为覆盖形成的基板(3)上的栅极电极(5)的状态。成对的源极/漏极电极(9)形成在第一栅极绝缘膜(7-1)上。此后，第二栅极绝缘膜(7-2)仅选择性地形成在从源极/漏极电极(9)露出的第一栅极绝缘膜(7-1)上。接着，形成与源极/漏极电极(9)接触的薄膜半导体层(11)以连续覆盖源极/漏极电极(9)、第二栅极绝缘膜(7-2)和第一栅极绝缘膜(7-1)。

公开(公告)号：CN101595568A

公开(公告)日：2009-12-02

申请号：CN200880003389.8

申请日：2008-01-28

Applicant: 索尼株式会社 ,  独立行政法人理化学研究所

Inventor： 野本和正 ,  平井畅一 ,  安田亮一 ,  八木岩 ,  三成刚生 ,  塚越一仁 ,  青柳克信

IPC: H01L29/786 ,  H01L21/336 ,  H01L51/05

CPC classification number: H01L51/001 ,  H01L51/0516 ,  H01L51/0529 ,  H01L51/0545

Abstract: 提供了一种底栅/底接触型薄膜半导体装置(1)的制造方法，其中该薄膜半导体装置(1)可以将栅极绝缘膜和薄膜半导体层之间的边界保持在优选的状态而不受源极/漏极电极的影响并因此可以不论精细的结构而具有优选的特性。第一栅极绝缘膜(7－1)形成为覆盖形成的基板(3)上的栅极电极(5)的状态。成对的源极/漏极电极(9)形成在第一栅极绝缘膜(7－1)上。此后，第二栅极绝缘膜(7－2)仅选择性地形成在从源极/漏极电极(9)露出的第一栅极绝缘膜(7－1)上。接着，形成与源极/漏极电极(9)接触的薄膜半导体层(11)以连续覆盖源极/漏极电极(9)、第二栅极绝缘膜(7－2)和第一栅极绝缘膜(7－1)。