-
公开(公告)号：CN101483714B
公开(公告)日：2011-03-23
申请号：CN200810174976.5
申请日：2007-02-15
Applicant: 索尼株式会社
IPC: H04N5/335 , H04N5/341 , H04N5/225 , H01L27/146
Abstract: 本发明涉及固态图像俘获装置及其驱动方法，该固态图像俘获装置包括：多个光电转换元件；电荷转移单元，以不少于三相的转移脉冲对其进行转移和驱动，以转移在光电转换元件内获得的信号电荷；驱动单元，提不少于三相的转移脉冲，以驱动电荷转移单元；不少于三相的转移脉冲采用了第一电平和第二电平；驱动单元采用了不少于三相的多相驱动，其驱动电荷转移单元，从而使第一电平周期每次仅存在于一相内，并按照转移方向的顺序输出对应的第一电平电压，就所述电荷转移单元而言，平行排列向其上施加各转移脉冲的转移栅电极，并将处于最后一级的转移栅电极连接至与转移脉冲不同的最后转移脉冲的供应线路上。
-
公开(公告)号：CN101151891B
公开(公告)日：2010-06-16
申请号：CN200680010881.9
申请日：2006-02-27
Applicant: 索尼株式会社
IPC: H04N5/335 , H01L27/148
CPC classification number: H04N5/3728 , G09G2330/021 , G09G2330/024 , H04N5/372 , H04N5/37206 , H04N5/376 , H04N5/3765
Abstract: 诸如电荷耦合器件这样的三个器件中每个被包括在组成3相谐振电路的三个相位阻抗电路之一中作为具有容性阻抗的器件。驱动电路将逻辑电平0、高阻抗电平或者逻辑电平1应用于相位阻抗电路中的节点Node A、Node B和Node C中的每一个，以引起谐振状态在相位阻抗电路中的顺序转变。在驱动相位阻抗电路的操作中，逻辑电平0、高阻抗电平和逻辑电平1中的任一个被应用于每个节点，以在相位阻抗电路之间维持2π/3的相位差。这样，逻辑电平和逻辑电平相位被以这样一种方式分配给节点，使得逻辑电平在每个与时间点相对应的任何定时处不互相重叠。因此，用于驱动每个具有容性阻抗的器件的驱动装置能够减小功率消耗。
-
公开(公告)号：CN100556089C
公开(公告)日：2009-10-28
申请号：CN200710005158.8
申请日：2007-02-15
Applicant: 索尼株式会社
Abstract: 一种固态图像俘获装置，其置入了：图像俘获区，其包括设置于半导体基板上的光接收元件；基板偏压电路；以及箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，所述固态图像俘获装置包括：基板偏压控制电路，其用于通过控制在预定周期内降低所述箝位电路的电流。
-
公开(公告)号：CN101459504A
公开(公告)日：2009-06-17
申请号：CN200810184631.8
申请日：2008-12-11
Applicant: 索尼株式会社
IPC: H04L7/033
CPC classification number: H04L7/0008 , H03L7/07 , H03L7/0812 , H03L7/087 , H03L7/10 , H04L7/0037 , H04L7/0337
Abstract: 一种通信系统包括：发送装置，用于发送相位互相同步的多个串行数据信号以及与所述串行数据信号频率同步的时钟信号；以及接收装置，用于接收从发送装置发送的多个串行数据信号和时钟信号。所述接收装置包括：相位同步电路，被配置成根据所接收的时钟信号粗调频率，然后生成与多个串行数据信号中的一个串行数据信号相位同步的再现时钟；以及移相器，被配置成从再现时钟移相并且锁相到另一个串行数据信号。
-
公开(公告)号：CN101151891A
公开(公告)日：2008-03-26
申请号：CN200680010881.9
申请日：2006-02-27
Applicant: 索尼株式会社
IPC: H04N5/335 , H01L27/148
CPC classification number: H04N5/3728 , G09G2330/021 , G09G2330/024 , H04N5/372 , H04N5/37206 , H04N5/376 , H04N5/3765
Abstract: 诸如电荷耦合器件这样的三个器件中每个被包括在组成3相谐振电路的三个相位阻抗电路之一中作为具有容性阻抗的器件。驱动电路将逻辑电平0、高阻抗电平或者逻辑电平1应用于相位阻抗电路中的节点Node_A、Node_B和Node_C中的每一个，以引起谐振状态在相位阻抗电路中的顺序转变。在驱动相位阻抗电路的操作中，逻辑电平0、高阻抗电平和逻辑电平1中的任一个被应用于每个节点，以在相位阻抗电路之间维持2π/3的相位差。这样，逻辑电平和逻辑电平相位被以这样一种方式分配给节点，使得逻辑电平在每个与时间点相对应的任何定时处不互相重叠。因此，用于驱动每个具有容性阻抗的器件的驱动装置能够减小功率消耗。
-
Patent Agency Ranking
-
公开(公告)号：CN1956491B
公开(公告)日：2012-12-26
申请号：CN200610164121.5
申请日：2006-09-30
Applicant: 索尼株式会社
IPC: H04N5/335 , H04N5/341 , H04N5/357 , H04N5/3722 , H04N5/376 , H01L27/148
Abstract: 半导体装置驱动方法、负载驱动方法和装置及电子设备当从CCD固态图像拾取元件读取信号时，CCD固态图像拾取元件由至少两个驱动电压进行驱动，从而实现高速读取，而由于驱动电压之间的干扰所产生的噪声减少。该CCD固态图像拾取元件包括位于垂直转移寄存器和水平转移寄存器之间的电荷存储部。通过在行方向转移的有效转移周期中执行列方向上的电荷转移，将光接收传感器产生的一行信号电荷转移到电荷存储部，通过在行方向转移的有效转移周期之外执行转移，而将转移到电荷存储部的一行信号电荷转移到水平转移寄存器。
-
公开(公告)号：CN101483714A
公开(公告)日：2009-07-15
申请号：CN200810174976.5
申请日：2007-02-15
Applicant: 索尼株式会社
Abstract: 固态图像俘获装置、方法、产品、负载的驱动方法、装置及设备，该固态图像俘获装置，其置入了：图像俘获区，其包括设置于半导体基板上的光接收元件；基板偏压电路；以及箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，所述固态图像俘获装置包括：基板偏压控制电路，其用于通过控制在预定周期内降低所述箝位电路的电流。
-
公开(公告)号：CN101039385A
公开(公告)日：2007-09-19
申请号：CN200710005158.8
申请日：2007-02-15
Applicant: 索尼株式会社
Abstract: 一种固态图像俘获装置，其置入了：图像俘获区，其包括设置于半导体基板上的光接收元件；基板偏压电路；以及箝位电路，其用于接收所述基板偏压电路的输出，并根据基板脉冲将所述基板偏压电路的输出施加至所述半导体基板，所述固态图像俘获装置包括：基板偏压控制电路，其用于通过控制在预定周期内降低所述箝位电路的电流。
-
公开(公告)号：CN1312752C
公开(公告)日：2007-04-25
申请号：CN200410032392.6
申请日：2004-04-02
Applicant: 索尼株式会社
Inventor： 濑上雅博
CPC classification number: H01L22/22 , H01L25/065 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/50 , H01L2924/0002 , H01L2924/00
Abstract: 一种制造具有多片芯片安装于其上的半导体集成电路装置的方法，半导体集成电路装置制成组件。该制造方法包括安装包含设有特性调整装置(7)的芯片(101)和未设特性调整装置(7)的芯片在内的多片芯片的过程、把这些芯片制成组件以形成半导体集成电路装置(1)的过程、以及随后用于通过使用特性调整装置(7)调整具有特性调整装置(7)的芯片(101)的特性和不具有特性调整装置(7)的芯片(102)的特性的过程。按照本发明的一种制造半导体集成电路装置的方法可以使模拟特性达到产品技术规范的高精度，并且能减少检验过程所需的时间。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.032 seconds)
