-
公开(公告)号:CN101189589A
公开(公告)日:2008-05-28
申请号:CN200680019302.7
申请日:2006-05-26
Applicant: 索尼株式会社
CPC classification number: G06F13/28
Abstract: 本发明涉及一种能够简化中断处理并缩短中断处理所需时间的信息处理装置和信息处理方法以及程序。在步骤S52中,在网卡指针和CPU清除指针不一致、即存在与已执行的DMA传送处理中使用的包对应、并且没有进行DMA传送完成处理的包区域的情况下,进入步骤S53,中断产生部将中断状态设定为完成状态并进入步骤S54。在步骤S54中,中断产生部产生中断信号。另一方面,在步骤S52中,在不存在与已执行的DMA传送处理中使用的包对应、并且没有进行DMA传送完成处理的包区域的情况下进入步骤S55,中断产生部解除完成状态。本发明例如能够应用于网卡。
-
公开(公告)号:CN1855935B
公开(公告)日:2011-12-07
申请号:CN200610076233.5
申请日:2006-04-19
Applicant: 索尼株式会社
CPC classification number: H04L43/0864 , H04L69/16 , H04L69/161 , H04L69/163 , H04L69/28 , H04L69/329
Abstract: 提供一种信息处理装置和方法、程序、以及记录介质,使得能够正确计算数据通信中的发送接收终端之间的传送往返延迟。经包发送部(221)、MAC包发送部(241),发送到接收装置的数据包被送出到网络(103)时,时间戳赋予部(244)赋予包含包的发送时刻的时间戳。当从网络(103)取出从接收装置发送的确认响应包时,时间戳赋予部(244)赋予包含包的发送时刻的时间戳。包的发送时刻和接收时刻的时间戳被时间戳保持部(222)保持,用于传送往返延迟的算出。本发明能够应用于视频服务器。
-
公开(公告)号:CN100578481C
公开(公告)日:2010-01-06
申请号:CN200610171736.0
申请日:2006-12-19
Applicant: 索尼株式会社
Inventor: 久曾神宏
CPC classification number: H04L49/9063 , H04L49/90
Abstract: 一种信息处理系统,包括:被配置来接收数据的接收设备和被配置来通过使用该数据执行数据处理的数据处理设备。该接收设备包括:接收单元,被配置来接收该数据;以及存储控制单元,被配置来基于所接收的数据生成格式数据,并且将该格式数据和该数据存储在存储单元中,该格式数据是以准备用于该数据处理的格式而生成的数据。该数据处理设备包括处理单元,被配置来通过使用存储在该存储单元中的数据和格式数据而执行该数据处理。
-
公开(公告)号:CN101561786A
公开(公告)日:2009-10-21
申请号:CN200910133979.9
申请日:2009-04-16
Applicant: 索尼株式会社
Inventor: 久曾神宏
IPC: G06F13/10
CPC classification number: G06F9/526 , G06F9/5011 , G06F2209/5014 , G06F2209/522
Abstract: 一种信息处理装置、信息处理方法和计算机程序。信息处理装置包括:进行数据处理的设备;以及处理器,每一个处理器包括与设备相对应的设备驱动器。与至少一个处理器对应地设置的设备驱动器具有对资源标志进行管理的资源状态保持单元,资源标志表示哪个处理器正在使用或被调度使用在使用该设备进行数据处理时使用的资源。至少一个处理器将资源标志设置为这样的标志值:该标志值表示至少一个处理器根据该至少一个处理器使用设备的计划而被调度使用资源。当至少一个处理器参考资源标志并识别出另一个处理器被调度以在至少一个处理器使用该设备期间使用资源时,至少一个处理器终止或中断对该设备的使用。
-
公开(公告)号:CN100484096C
公开(公告)日:2009-04-29
申请号:CN200510112860.5
申请日:2005-10-14
Applicant: 索尼株式会社
Inventor: 久曾神宏
IPC: H04L12/56
CPC classification number: H04L47/10 , H04L47/2416 , H04L47/29 , H04L47/30 , H04L47/32 , H04L47/50 , H04L47/564
Abstract: 提供了一种传输设备和方法、记录介质、程序和控制设备。传输设备包括:通过执行程序实现的确定装置,用于确定当请求装置请求传输分组时,存储在缓冲器中的分组数目是否等于或小于比第一阈值小的第二阈值;通过执行程序实现的存储控制装置,用于控制缓冲器中的分组存储,以便在确定装置确定缓冲器中存储的分组数目等于或小于第二阈值时,将由请求装置请求传输的分组存储在缓冲器中,并且在确定装置确定缓冲器中存储的分组数目超过第二阈值时,不将由请求装置请求传输的分组存储在缓冲器中;和通过执行程序实现的输出控制装置,用于在请求装置请求传输分组时,基于队列,控制将存储在缓冲器中的分组输出到用于控制通过硬件的分组传输的控制程序。
-
公开(公告)号:CN1673927A
公开(公告)日:2005-09-28
申请号:CN200510059256.0
申请日:2005-03-25
Applicant: 索尼株式会社
Inventor: 久曾神宏
CPC classification number: H04N19/44 , H04N19/103 , H04N19/127 , H04N19/132 , H04N19/154 , H04N19/156 , H04N19/184 , H04N19/63
Abstract: 在本发明的一个图像解码器中,在预定时间内播放运动画面数据时,从所消耗的电池能量中获得预期要消耗的电池能量。如果预期要消耗的电池能量大于当前剩余的电池能量,就要降低播放质量以便将运动画面数据播放到最后。进而,基于在单位时间内能够显示的帧数来动态地控制运动画面数据的播放质量。这样,如果在CPU中有足够的电力,就能改进运动画面数据的播放质量。如果在CPU中没有足够的电力,就要降低运动画面数据的播放质量以便在单位时间内完成解码处理。从而,根据CPU的频率或剩余的电池时间来动态地控制运动画面数据的播放质量。
-
公开(公告)号:CN101261590B
公开(公告)日:2013-09-11
申请号:CN200810002940.9
申请日:2008-01-11
IPC: G06F9/46
Abstract: 提供了一种信息处理设备、信息处理方法以及计算机程序。与执行操作系统(OS)中的控制的主处理器不同的从处理器被指定为控制与通信单元对应的装置驱动程序,并因此响应于源自网卡的中断由从处理器执行通信控制,该网卡用作在配备有多个处理器并经由网络从事通信的信息处理设备中的通信单元。该结构使得主处理器能够以高等级的效率来执行数据处理,而没有数据处理中的时间滞后。
-
公开(公告)号:CN101566976B
公开(公告)日:2013-03-13
申请号:CN200910135232.7
申请日:2009-04-21
Applicant: 索尼株式会社
Inventor: 久曾神宏
IPC: G06F13/16 , G06F15/167
CPC classification number: G06F13/1657 , G06F12/06 , G06F12/0815 , G06F2212/2542
Abstract: 公开了一种信息处理装置和信息处理方法。信息处理装置包括:多个节点,每个节点将处理器和至少一个存储器连接到系统总线;将节点互连的互连总线;多个节点中的一个节点被连接到系统总线并执行数据处理的设备;存储器选择单元,选择被连接到设备所连接到的系统总线的存储器,作为被该设备访问的存储器,设备驱动器分成主处理执行部分和中断处理执行部分,第一处理器是主处理执行处理器,第一处理器是设置到多个节点的多个处理器中的一个,不同于第一处理器的第二处理器是中断处理执行处理器,通过为不同于系统总线上的第一处理器的第二处理器设置要生成的中断,在不同于系统总线上的第一处理器的第二处理器上执行设备驱动器的中断处理器。
-
-
公开(公告)号:CN100370394C
公开(公告)日:2008-02-20
申请号:CN200510059256.0
申请日:2005-03-25
Applicant: 索尼株式会社
Inventor: 久曾神宏
CPC classification number: H04N19/44 , H04N19/103 , H04N19/127 , H04N19/132 , H04N19/154 , H04N19/156 , H04N19/184 , H04N19/63
Abstract: 在本发明的一个图像解码器中,在预定时间内播放运动画面数据时,从所消耗的电池能量中获得预期要消耗的电池能量。如果预期要消耗的电池能量大于当前剩余的电池能量,就要降低播放质量以便将运动画面数据播放到最后。进而,基于在单位时间内能够显示的帧数来动态地控制运动画面数据的播放质量。这样,如果在CPU中有足够的电力,就能改进运动画面数据的播放质量。如果在CPU中没有足够的电力,就要降低运动画面数据的播放质量以便在单位时间内完成解码处理。从而,根据CPU的频率或剩余的电池时间来动态地控制运动画面数据的播放质量。
-
-
-
-
-
-
-
-
-