公开(公告)号：CN112740398B

公开(公告)日：2025-02-25

申请号：CN201980057269.4

申请日：2019-09-30

Applicant: 索尼半导体解决方案公司

Inventor： 冨田知大 ,  平井友洋 ,  冈本晋太郎 ,  江田健太郎 ,  渡辺敬 ,  山口一树 ,  笠原则一 ,  铃木康平

IPC: H10D84/03 ,  H10D84/00 ,  H10F39/18

Abstract: MOS电容器的电容量增加。半导体元件包括第一半导体区域、绝缘膜、栅电极和第二半导体区域。第一半导体区域布置在半导体基板上，并且在表面上具有凹部。绝缘膜布置成与第一半导体区域的表面相邻。栅电极布置成与绝缘膜相邻，并且与第一半导体区域构成MOS电容器。第二半导体区域在半导体基板上布置成与第一半导体区域相邻，以与第一半导体区域相同的导电类型形成，并且当MOS电容器被充电和放电时向第一半导体区域提供载流子。

公开(公告)号：CN115136312A

公开(公告)日：2022-09-30

申请号：CN202180015911.X

申请日：2021-02-11

Applicant: 索尼半导体解决方案公司

Inventor： 木野将志 ,  渡辺敬 ,  山口一树 ,  笠原则一 ,  铃木康平

IPC: H01L27/146 ,  H04N5/369 ,  H04N5/378

Abstract: 根据本发明的成像装置包括：像素阵列部，在所述像素阵列部中布置有像素，所述像素包括光电转换元件；和模数转换器，所述模数转换器将从所述像素阵列部的每个像素输出的模拟信号转换成数字信号，其中，所述模数转换器包括比较器，所述比较器将从所述像素阵列部的每个像素输出的所述模拟信号与参考信号进行比较，且构成所述比较器的晶体管具有三维结构，该三维结构包括与电流流动方向平行或垂直地挖出的沟道。

公开(公告)号：CN112740398A

公开(公告)日：2021-04-30

申请号：CN201980057269.4

申请日：2019-09-30

Applicant: 索尼半导体解决方案公司

Inventor： 冨田知大 ,  平井友洋 ,  冈本晋太郎 ,  江田健太郎 ,  渡辺敬 ,  山口一树 ,  笠原则一 ,  铃木康平

IPC: H01L21/822 ,  H01L27/04 ,  H01L27/146

Abstract: MOS电容器的电容量增加。半导体元件包括第一半导体区域、绝缘膜、栅电极和第二半导体区域。第一半导体区域布置在半导体基板上，并且在表面上具有凹部。绝缘膜布置成与第一半导体区域的表面相邻。栅电极布置成与绝缘膜相邻，并且与第一半导体区域构成MOS电容器。第二半导体区域在半导体基板上布置成与第一半导体区域相邻，以与第一半导体区域相同的导电类型形成，并且当MOS电容器被充电和放电时向第一半导体区域提供载流子。

公开(公告)号：CN115191028A

公开(公告)日：2022-10-14

申请号：CN202180017026.5

申请日：2021-01-29

Applicant: 索尼半导体解决方案公司

Inventor： 冈干生 ,  山口一树 ,  木野将志 ,  土井崇成 ,  盛一正成 ,  渡边敬 ,  笠原则一

IPC: H01L21/8239 ,  H01L49/00 ,  H01L43/08 ,  H01L27/105 ,  H01L29/82

Abstract: 本公开的存储器单元阵列包括布置在第一方向和与第一方向不同的第二方向上的多个存储器单元11。存储器单元11中的每一个包括电阻可变型的非易失性存储器元件和电连接到非易失性存储器元件的选择晶体管TR。选择晶体管TR在半导体层60中提供的活性区域80中形成。活性区域80的至少一部分与在半导体层60中提供的元件隔离区域81接触。元件隔离区域的表面81位于比活性区域80的表面低的位置。