公开(公告)号：CN101996970A

公开(公告)日：2011-03-30

申请号：CN201010246188.X

申请日：2010-08-04

Applicant: 精工爱普生株式会社

Inventor： 小川英树 ,  岩佐伊郎

IPC: H01L23/485 ,  H01L21/60 ,  G06F3/06

CPC classification number: G09G5/39 ,  G09G5/393 ,  G09G5/395 ,  G09G2360/18 ,  G11C5/02 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/01055 ,  H01L2924/01056 ,  H01L2924/01061 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 本发明提供一种能够在降低接线不良的发生的同时实现存储器的堆叠的集成电路装置及电子设备等。集成电路装置(10)包括：控制部(30)，其执行被堆叠到集成电路装置(10)上的存储器(121)的数据的读出控制、写入控制；第1～第i焊垫(P1)～(Pi)，其被连接在存储器(121)的第1～第i存储器焊垫(PM1)～(PMi)上；第j～第k焊垫(Pj)～(Pk)，其被连接在第j～第k存储器焊垫(PMj)～(PMk)上；至少一个焊垫(Pi+1)～(Pj-1)，其被配置在第i焊垫(Pi)和第j焊垫(Pj)之间。焊垫(Pi+1)～(Pj-1)为，不与存储器(121)的存储器焊垫连接，且用于与集成电路装置(10)的外部之间进行信号的输入或输出的焊垫。

公开(公告)号：CN1353456A

公开(公告)日：2002-06-12

申请号：CN01143606.9

申请日：2001-11-10

Applicant: 精工爱普生株式会社

Inventor： 岩佐伊郎

IPC: H01L21/82

CPC classification number: G06F17/5072 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供在不变更内部的核心晶体管区的情况下可缩小芯片面积、适应多引脚化的半导体装置和I/O单元配置方法。半导体装置的半导体芯片110包含核心晶体管区112、I/O单元配置区114和焊区配置区116。在半导体芯片110的I/O单元配置区114上配置的I/O单元120,在与沿半导体芯片110的外边缘部配置的焊区122的排列方向垂直的方向上、而且以其长度方向(高度方向)分别与焊区的排列方向平行的方式至少排列2级以上。

公开(公告)号：CN101996970B

公开(公告)日：2014-10-15

申请号：CN201010246188.X

申请日：2010-08-04

Applicant: 精工爱普生株式会社

Inventor： 小川英树 ,  岩佐伊郎

IPC: H01L23/485 ,  H01L21/60 ,  G06F3/06

CPC classification number: G09G5/39 ,  G09G5/393 ,  G09G5/395 ,  G09G2360/18 ,  G11C5/02 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/01055 ,  H01L2924/01056 ,  H01L2924/01061 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 本发明提供一种能够在降低接线不良的发生的同时实现存储器的堆叠的集成电路装置及电子设备等。集成电路装置(10)包括：控制部(30)，其执行被堆叠到集成电路装置(10)上的存储器(121)的数据的读出控制、写入控制；第1～第i焊垫(P1)～(Pi)，其被连接在存储器(121)的第1～第i存储器焊垫(PM1)～(PMi)上；第j～第k焊垫(Pj)～(Pk)，其被连接在第j～第k存储器焊垫(PMj)～(PMk)上；至少一个焊垫(Pi+1)～(Pj-1)，其被配置在第i焊垫(Pi)和第j焊垫(Pj)之间。焊垫(Pi+1)～(Pj-1)为，不与存储器(121)的存储器焊垫连接，且用于与集成电路装置(10)的外部之间进行信号的输入或输出的焊垫。

公开(公告)号：CN1187814C

公开(公告)日：2005-02-02

申请号：CN01143606.9

申请日：2001-11-10

Applicant: 精工爱普生株式会社

Inventor： 岩佐伊郎

IPC: H01L21/82

CPC classification number: G06F17/5072 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供在不变更内部的核心晶体管区的情况下可缩小芯片面积、适应多引脚化的半导体装置和I/O单元配置方法。半导体装置的半导体芯片110包含核心晶体管区112、I/O单元配置区114和焊区配置区116。在半导体芯片110的I/O单元配置区114上配置的I/O单元120，在与沿半导体芯片110的外边缘部配置的焊区122的排列方向垂直的方向上、而且以其长度方向(高度方向)分别与焊区的排列方向平行的方式至少排列2级以上。