-
公开(公告)号：CN113282531A
公开(公告)日：2021-08-20
申请号：CN202110587870.3
申请日：2021-05-28
Applicant: 福州大学
IPC: G06F13/42
Abstract: 本发明涉及一种基于脉冲触发的二端口串行数据收电路，包括发送端和接收端；所述接收端包括脉冲触发器，移位寄存器和串行转并行模块；所述发送端时钟输出CLK分别连接至脉宽触发器以及移位寄存器的时钟输入端；所述发送端数据输出MOSI连接至移位寄存器的数据输入端；所述脉宽触发器输出RST信号，作为移位寄存器的复位端，当RST为逻辑高电平时将清除移位寄存器中的内容；所述脉宽触发器输出FSH信号连接至串行转并行模块的时钟输入端，而移位寄存器的输出逐比特连接至串行转并行模块的数据输入端。本发明电路结构简单、采用通信协议简洁，且端口紧凑。
-
-
Patent Agency Ranking
公开(公告)号：CN113114178A
公开(公告)日：2021-07-13
申请号：CN202110544693.0
申请日：2021-05-19
Applicant: 福州大学
IPC: H03K5/22
Abstract: 本发明涉及一种超再生接收机中比较器阈值电压自校准电路，包括比较器和自校准环路；自校准环路包括低通滤波器、脉宽检测单元、脉宽判决单元、数字处理单元和DAC；利用比较器将振荡包络输入信号A与阈值电压信号B进行比较而产生脉冲信号C；脉冲信号C输入至低通滤波器产生脉冲输出信号D；脉宽检测单元对信号D进行使能计数，输出一个与其脉宽成正比的数值信号E；数值信号E输入至脉宽判决单元并对对数值E大小进行判决和分类，产生使能信号F；信号F输入至数据处理单元；数据处理单元识别信号F并产生数值信号G；数值G输入至数模转换器产生新的阈值电压信号B。本发明实现对超再生机中比较器阈值电压的自校准，以提升接收机的灵敏度。
-
公开(公告)号：CN113114178B
公开(公告)日：2023-11-14
申请号：CN202110544693.0
申请日：2021-05-19
Applicant: 福州大学
IPC: H03K5/22
Abstract: 本发明涉及一种超再生接收机中比较器阈值电压自校准电路，包括比较器和自校准环路；自校准环路包括低通滤波器、脉宽检测单元、脉宽判决单元、数字处理单元和DAC；利用比较器将振荡包络输入信号A与阈值电压信号B进行比较而产生脉冲信号C；脉冲信号C输入至低通滤波器产生脉冲输出信号D；脉宽检测单元对信号D进行使能计数，输出一个与其脉宽成正比的数值信号E；数值信号E输入至脉宽判决单元并对对数值E大小进行判决和分类，产生使能信号F；信号F输入至数据处理单元；数据处理单元识别信号F并产生数值信号G；数值G输入至数模转换器产生新的阈值电压信号B。本发明实现对超再生机中比较器阈值电压的自校准，以提升接收机的灵敏度。
-
-
公开(公告)号：CN113282531B
公开(公告)日：2023-08-11
申请号：CN202110587870.3
申请日：2021-05-28
Applicant: 福州大学
IPC: G06F13/42
Abstract: 本发明涉及一种基于脉冲触发的二端口串行数据收电路，包括发送端和接收端；所述接收端包括脉冲触发器，移位寄存器和串行转并行模块；所述发送端时钟输出CLK分别连接至脉宽触发器以及移位寄存器的时钟输入端；所述发送端数据输出MOSI连接至移位寄存器的数据输入端；所述脉宽触发器输出RST信号，作为移位寄存器的复位端，当RST为逻辑高电平时将清除移位寄存器中的内容；所述脉宽触发器输出FSH信号连接至串行转并行模块的时钟输入端，而移位寄存器的输出逐比特连接至串行转并行模块的数据输入端。本发明电路结构简单、采用通信协议简洁，且端口紧凑。
-
公开(公告)号：CN113067475A
公开(公告)日：2021-07-02
申请号：CN202110526129.6
申请日：2021-05-14
Applicant: 福州大学
IPC: H02M3/155
Abstract: 本发明提出一种电流叠加型DC‑DC变换器电感电流检测电路及方法，其特征在于，由电感电流采样电路、V‑I转换电路1、斜坡电压产生电路、V‑I转换电路2、电流叠加电路和I‑V转换电路构成；其输入端包括参考时钟输入CLK2、检测端口VTS1和检测端口VTS2，其输出端包括电流检测电路输出端VCS。基于电感并联电容电阻型电流检测技术，与传统技术中采用电压加法器进行电流检测结果与斜波补偿信号合成不同，本专利使用电流叠加电路实现信号合成。本专利电路具有电路结构简单、检测精度高等优点。
-
-
-
-
-
-
Search Results
7
records
(took 0.013 seconds)
