公开(公告)号：CN1947200A

公开(公告)日：2007-04-11

申请号：CN200580012387.1

申请日：2005-04-21

Applicant: 皇家飞利浦电子股份有限公司

Inventor： V·M·G·范阿奇特 ,  A·W·马斯曼 ,  B·K·荘 ,  N·拉姆伯特 ,  P·H·沃尔李 ,  T·J·英明克 ,  A·斯特克 ,  H·M·B·博夫 ,  G·N·菲利普斯

IPC: G11C7/14 ,  G11C7/10 ,  G11C11/56 ,  G11C5/14

CPC classification number: G11C7/14 ,  G11C7/1006 ,  G11C2207/104 ,  G11C2207/2254 ,  G11C2211/5634

Abstract: 存储器(10)被组织为存储单元电路(100)的行和列的矩阵，并且包括被耦合到所述存储单元(100)行的位线导线(12)。读出电路(14)被耦合到位线导线(12)。读出电路(14)均被安排来通过把来自多个位线导线(12)的各自信号与为所述位线导线(12)所共用的参考电平进行比较来形成各自的数据信号。具有被耦合到多个位线导线(12)的输入端的参考电平选择电路(16)被安排来控制参考电平。参考电平选择电路(16)根据多个位线导线(12)上的各自模拟信号电平来选择参考电平，以使来自多个位线导线(12)中至少相应位线导线的模拟信号电平位于所述参考电平的相应端。

公开(公告)号：CN1942864A

公开(公告)日：2007-04-04

申请号：CN200580011258.0

申请日：2005-04-04

Applicant: 皇家飞利浦电子股份有限公司

Inventor： V·M·G·范阿奇特 ,  A·W·马斯曼 ,  B·K·荘 ,  N·拉姆伯特 ,  P·H·沃尔利 ,  T·J·伊克金克

IPC: G06F11/10

CPC classification number: G06F11/1008

Abstract: 提供一种数据处理设备，该设备具有数据存储器(10)，该存储器具有地址输入和数据输出，用于输出多比特字。该数据存储器(10)具有在字组的字中的相关位置上引起潜在错误的结构。擦除存储电路(16)存储和字组相关联的比特位置信息，并在数据存储器(10)中寻址其比特位置信息被存储的组中的字时，输出该比特位置信息。错误校正和检测单元(12)被安排为：对于在利用比特位置信息选定的比特位置上的比特使用错误擦除，校正数据存储器(10)中的字，其中该比特位置信息来自这些字所属的组的擦除存储单元(16)。

公开(公告)号：CN1816806A

公开(公告)日：2006-08-09

申请号：CN200480019091.8

申请日：2004-06-30

Applicant: 皇家飞利浦电子股份有限公司

Inventor： O·M·皮雷斯多斯雷斯莫雷拉 ,  V·M·G·范阿奇特 ,  B·德奥里维拉卡斯特鲁普佩

IPC: G06F15/78 ,  G06F15/80

CPC classification number: G06F9/5061 ,  G06F2209/505

Abstract: 描述了一种处理器系统，其包括至少第一和第二处理器元件(PE1、PE2)。第一处理器元件(PE1)具有与第二处理器元件相关的集群请求指示符(CR12)，而第二处理器元件(PE2)具有与第一处理器元件相关的集群请求指示符(CR21)。所述处理器元件具有允许动态控制指示符的指令集。所述指示符(CR12、CR21)具有包括至少第一数值(正指示符)和第二数值(负指示符)的数值范围，所述第一数值表示处理器元件请求利用相关的处理器元件来形成集群，所述第二数值表示处理器元件未请求利用相关的处理器元件来形成集群。所述系统还包括集群控制设备(CC12)，其检测集群请求指示符的数值并且按照所检测的数值，按集群来组织处理器元件。如果两个处理器元件具有彼此相关的正指示符或如果存在包括那两个处理器元件的处理器元件序列，那么这两个处理器元件就属于相同的集群，其中每一对后续的处理器元件都具有彼此相关的正指示符。