公开(公告)号：CN1947200A

公开(公告)日：2007-04-11

申请号：CN200580012387.1

申请日：2005-04-21

Applicant: 皇家飞利浦电子股份有限公司

Inventor： V·M·G·范阿奇特 ,  A·W·马斯曼 ,  B·K·荘 ,  N·拉姆伯特 ,  P·H·沃尔李 ,  T·J·英明克 ,  A·斯特克 ,  H·M·B·博夫 ,  G·N·菲利普斯

IPC: G11C7/14 ,  G11C7/10 ,  G11C11/56 ,  G11C5/14

CPC classification number: G11C7/14 ,  G11C7/1006 ,  G11C2207/104 ,  G11C2207/2254 ,  G11C2211/5634

Abstract: 存储器(10)被组织为存储单元电路(100)的行和列的矩阵，并且包括被耦合到所述存储单元(100)行的位线导线(12)。读出电路(14)被耦合到位线导线(12)。读出电路(14)均被安排来通过把来自多个位线导线(12)的各自信号与为所述位线导线(12)所共用的参考电平进行比较来形成各自的数据信号。具有被耦合到多个位线导线(12)的输入端的参考电平选择电路(16)被安排来控制参考电平。参考电平选择电路(16)根据多个位线导线(12)上的各自模拟信号电平来选择参考电平，以使来自多个位线导线(12)中至少相应位线导线的模拟信号电平位于所述参考电平的相应端。