-
公开(公告)号：CN119789433A
公开(公告)日：2025-04-08
申请号：CN202510274964.3
申请日：2025-03-10
Applicant: 电子科技大学长三角研究院(湖州)
Abstract: 本发明属于但不限于算力芯片领域，尤其涉及一种新型三维存算一体芯片阵列结构及其制备方法，拥有一层存储单元层，该存储单元层内包含多个存储单元，用于数据存储；基于NOR架构的存储阵列可以对任意单元进行访问从而进行计算任务；通过将存储单元用于计算任务实现存算一体减少了数据传输带来的能耗，通过优化互联通道的设计，降低了信号传输延迟，从而提升整体性能，控制模块用于对每个NOR型存储单元进行精准控制，通过优化的互联通道设计，降低信号传输延迟；通过三维集成架构进一步提升性能，在三维结构上集成更多的单元，从而实现更高的集成度和更短的信号传输路径，有效解决容量不够的问题。
Search Results
1
records
(took 0.058 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
