公开(公告)号：CN117766587A

公开(公告)日：2024-03-26

申请号：CN202311840865.4

申请日：2023-12-28

Applicant: 电子科技大学重庆微电子产业技术研究院

Inventor： 易波 ,  刘益安

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明属于功率半导体器件领域，具体涉及一种具有高性能的槽栅SiC MOSFET器件，包括：在漏极欧姆接触电极上依次设置半导体衬底、缓冲层、耐压层以及电流拓展层；在耐压层内设置两个槽，槽内填充有多晶硅栅，两个槽的底部分别设置有电场屏蔽区，两个槽之间交替设置有与电场屏蔽区相连的P型连通区，P型连通区内设置有沟道；在电流拓展层上设置有P型基区；P型连通区上设置有P+重掺杂欧姆接触区；欧姆接触区上方设置有欧姆接触金属和介质隔离层，其顶部设置有源极金属电极；本发明通过在两个槽之间引入交替设置的沟道和P型区，在对槽栅形成强有力的保护的同时，通过引入额外的沟道区域，降低沟道电阻和整体电阻。

公开(公告)号：CN118841439A

公开(公告)日：2024-10-25

申请号：CN202410827118.5

申请日：2024-06-25

Applicant: 电子科技大学重庆微电子产业技术研究院

Inventor： 易波 ,  徐艺 ,  夏俊宇 ,  朱胜男 ,  刘益安

IPC: H01L29/06 ,  H01L29/45 ,  H01L23/552

Abstract: 本发明属于功率半导体器件领域，具体涉及一种具有双层P‑NiO电场屏蔽层的Ga2O3功率器件，包括：重掺杂衬底、第一外延层、第二外延层、第一层P‑NiO层、第二层P‑NiO层、第一金属电极、第二金属电极以及第三金属电极；第一金属电极设置在重掺杂衬底底部形成欧姆接触，重掺杂衬底上表面设置有第一外延层；第一外延层的上表面设置有第二外延层；第二外延层的两侧设置有槽，在槽内依次填充第一层P‑NiO层和第二层P‑NiO层；第二金属电极覆盖在两个槽之间的第二外延层上表面，使得第二金属电极与第二外延层形成欧姆接触，第三金属电极与第一层P‑NiO层、第二层P‑NiO层形成欧姆接触；本发明在与Ga2O3接触的一层采用较轻掺杂的P‑NiO，其耗尽区更容易拓展，槽角处电场集中显著降低，有利于提高击穿电压。并且，Ga2O3JFET通过级联共源共栅的低压n沟道MOSFET构成增强型共源共栅的Ga2O3JFET。