-
公开(公告)号：CN114564907A
公开(公告)日：2022-05-31
申请号：CN202210195724.0
申请日：2022-03-01
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: G06F30/367 , H01L29/778
Abstract: 本发明公开一种GaN HEMT器件阈值电压及漏极电流模型的建立方法。本发明以薛定谔泊松方程、费米狄拉克统计为基础，考虑氮化镓HEMT器件高频、高漏源电压开关条件下阈值电压漂移，基于陷阱中心对沟道载流子的捕获与释放效应，将器件阈值电压漂移模型构建为与器件漏源电压和器件开关频率相关，并基于此构建出可适用于不同漏源电压和开关频率下氮化镓高电子迁移率晶体管阈值电压及漏极电流的解析模型。本发明的GaN HEMT器件阈值电压及漏极电流模型建立方法，解决了目前主流模型在电路仿真平台中无法预测GaN HEMT器件在不同频率不同漏源电压下的阈值电压漂移与电流崩塌现象的缺陷，提升了GaN HEMT器件模型对阈值电压及漏极电流的预测精度。
-
公开(公告)号：CN114374376A
公开(公告)日：2022-04-19
申请号：CN202210033085.8
申请日：2022-01-12
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H03K7/08
Abstract: 本发明公开了一种高频硅基GaN单片集成PWM电路，基于P‑GaN栅增强型GaN集成工艺平台下的E‑mode GaN晶体管、2DEG电阻和MIM电容进行三级比较器等结构设计，并以此为基础实现迟滞比较器、锯齿波电路和整体PWM电路的设计。本发明基于增强型GaN晶体管进行三级比较器电路拓扑设计优化反馈回路，从而实现高鲁棒性锯齿波电路设计；PWM单片集成电路同时集成反馈电阻以及GaN MIM电容，极大减小电路设计中的寄生效应，可更容易满足PWM模块方案的高频需求。该电路方案不仅更易实现GaN功率芯片单片集成，而且可避免D‑mode N型沟道晶体管存在的栅极长期可靠性等问题。本发明提出的高频硅基GaN单片集成PWM电路为未来实现更加紧凑的功率转换解决方案提供基础。
-
公开(公告)号：CN114564907B
公开(公告)日：2024-10-01
申请号：CN202210195724.0
申请日：2022-03-01
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: G06F30/367 , H01L29/778
Abstract: 本发明公开一种GaN HEMT器件阈值电压及漏极电流模型的建立方法。本发明以薛定谔泊松方程、费米狄拉克统计为基础，考虑氮化镓HEMT器件高频、高漏源电压开关条件下阈值电压漂移，基于陷阱中心对沟道载流子的捕获与释放效应，将器件阈值电压漂移模型构建为与器件漏源电压和器件开关频率相关，并基于此构建出可适用于不同漏源电压和开关频率下氮化镓高电子迁移率晶体管阈值电压及漏极电流的解析模型。本发明的GaN HEMT器件阈值电压及漏极电流模型建立方法，解决了目前主流模型在电路仿真平台中无法预测GaN HEMT器件在不同频率不同漏源电压下的阈值电压漂移与电流崩塌现象的缺陷，提升了GaN HEMT器件模型对阈值电压及漏极电流的预测精度。
-
Patent Agency Ranking
公开(公告)号：CN114374376B
公开(公告)日：2023-04-25
申请号：CN202210033085.8
申请日：2022-01-12
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H03K7/08
Abstract: 本发明公开了一种高频硅基GaN单片集成PWM电路，基于P‑GaN栅增强型GaN集成工艺平台下的E‑mode GaN晶体管、2DEG电阻和MIM电容进行三级比较器等结构设计，并以此为基础实现迟滞比较器、锯齿波电路和整体PWM电路的设计。本发明基于增强型GaN晶体管进行三级比较器电路拓扑设计优化反馈回路，从而实现高鲁棒性锯齿波电路设计；PWM单片集成电路同时集成反馈电阻以及GaN MIM电容，极大减小电路设计中的寄生效应，可更容易满足PWM模块方案的高频需求。该电路方案不仅更易实现GaN功率芯片单片集成，而且可避免D‑mode N型沟道晶体管存在的栅极长期可靠性等问题。本发明提出的高频硅基GaN单片集成PWM电路为未来实现更加紧凑的功率转换解决方案提供基础。
-
公开(公告)号：CN113162373B
公开(公告)日：2022-05-24
申请号：CN202110055014.3
申请日：2021-01-15
Applicant: 电子科技大学
Abstract: 本发明公开了一种带有死区时间控制的全GaN集成栅驱动电路，通过增强型GaN晶体管实现全GaN集成的基本数字逻辑门电路，即低功耗非门子电路和与非门子电路，进一步利用这些基本数字逻辑门电路并引入反馈结构实现了带有死区时间控制的全GaN集成栅驱动电路。电路有效避免半桥结构中高侧功率器件与低侧功率器件同时打开而发生穿通现象，同时，在非门和与非门的设计上通过采用主、次侧结合的方式，有效降低了电路的静态漏电，为今后功率转化电路中驱动级和功率级的全GaN集成打下基础。
-
公开(公告)号：CN113162373A
公开(公告)日：2021-07-23
申请号：CN202110055014.3
申请日：2021-01-15
Applicant: 电子科技大学
Abstract: 本发明公开了一种带有死区时间控制的全GaN集成栅驱动电路，通过增强型GaN晶体管实现全GaN集成的基本数字逻辑门电路，即低功耗非门子电路和与非门子电路，进一步利用这些基本数字逻辑门电路并引入反馈结构实现了带有死区时间控制的全GaN集成栅驱动电路。电路有效避免半桥结构中高侧功率器件与低侧功率器件同时打开而发生穿通现象，同时，在非门和与非门的设计上通过采用主、次侧结合的方式，有效降低了电路的静态漏电，为今后功率转化电路中驱动级和功率级的全GaN集成打下基础。
-
-
-
-
-
-
Search Results
8
records
(took 0.064 seconds)
