公开(公告)号：CN115856824B

公开(公告)日：2023-05-09

申请号：CN202310034729.X

申请日：2023-01-10

Applicant: 电子科技大学

Inventor： 周云 ,  张伟 ,  徐杰 ,  费宇昊 ,  邹林 ,  于雪莲

IPC: G01S7/41

Abstract: 本发明公开了一种低资源消耗多相并行的距离维CFAR实现方法，属于信号处理技术。本发明高效的利用BRAM资源，对使用DDR进行数据重排后的多个并行MTD输出数据进行缓存拼接得到大的数据位宽，提高数据输出的并行度，然后进行多相并行CFAR计算。具有的效果包括：相较于在FPGA进行CFAR处理的常规方法，由先缓存再串行滑窗CFAR变为高效缓存结构的多相并行CFAR，充分利用了BRAM特性。在数据速度维长度长和DDR带宽与输入数据带宽比例较大时的场合，能在FPGA上节约了80%以上的BRAM资源和50%左右的其他资源。

公开(公告)号：CN115856824A

公开(公告)日：2023-03-28

申请号：CN202310034729.X

申请日：2023-01-10

Applicant: 电子科技大学

Inventor： 周云 ,  张伟 ,  徐杰 ,  费宇昊 ,  邹林 ,  于雪莲

IPC: G01S7/41

Abstract: 本发明公开了一种低资源消耗多相并行的距离维CFAR实现方法，属于信号处理技术。本发明高效的利用BRAM资源，对使用DDR进行数据重排后的多个并行MTD输出数据进行缓存拼接得到大的数据位宽，提高数据输出的并行度，然后进行多相并行CFAR计算。具有的效果包括：相较于在FPGA进行CFAR处理的常规方法，由先缓存再串行滑窗CFAR变为高效缓存结构的多相并行CFAR，充分利用了BRAM特性。在数据速度维长度长和DDR带宽与输入数据带宽比例较大时的场合，能在FPGA上节约了80%以上的BRAM资源和50%左右的其他资源。