-
公开(公告)号：CN111755504B
公开(公告)日：2024-02-23
申请号：CN202010669592.1
申请日：2020-07-13
Applicant: 电子科技大学
IPC: H01L29/06 , H01L21/266 , G06F30/20
Abstract: 本发明提供一种横向变掺杂终端结构及设计方法和制备方法，终端结构包括所述重掺杂第一导电类型半导体衬底1、所述第一导电类型半导体漂移区2和所述第二导电类型半导体终端区3。而它的制备方法也较为简单，先在所述第一导电类型半导体漂移区2上生长牺牲氧化层，然后关键步骤是根据最优的注入窗口宽度分布函数a(xn)制作掩膜版，下一步进行光刻以及刻蚀，最后对光刻出来的离子注入窗口进行注入以及高温退火，形成所述第二导电类型半导体终端区3。本发明提出了优化模型对横向变掺杂的终端窗口进行设计，使终端区得到与有源区距离成反比的杂质浓度分布，从而优化了终端区表面电场，提高了终端的耐压。
-
公开(公告)号：CN112382653B
公开(公告)日：2024-02-23
申请号：CN202010668590.0
申请日：2020-07-13
Applicant: 电子科技大学
IPC: H01L29/06 , H01L21/266 , G06F30/20
Abstract: 本发明属于功率半导体器件技术领域，涉及一种横向变掺杂终端结构的设计方法的优化。本发明提出的一种横向变掺杂终端结构，通过优化终端区的掩膜版窗口宽度，改善VLD终端区掺杂浓度分布。改进后的横向变掺杂终端杂质浓度分布，能够获得更加均匀的表面电场分布，提高器件击穿电压，且实现简单，仅需要调整掩模版窗口大小，不需要额外工艺步骤。
-
公开(公告)号：CN112382653A
公开(公告)日：2021-02-19
申请号：CN202010668590.0
申请日：2020-07-13
Applicant: 电子科技大学
IPC: H01L29/06 , H01L21/266 , G06F30/20
Abstract: 本发明属于功率半导体器件技术领域，涉及一种横向变掺杂终端结构的设计方法的优化。本发明提出的一种横向变掺杂终端结构，通过优化终端区的掩膜版窗口宽度，改善VLD终端区掺杂浓度分布。改进后的横向变掺杂终端杂质浓度分布，能够获得更加均匀的表面电场分布，提高器件击穿电压，且实现简单，仅需要调整掩模版窗口大小，不需要额外工艺步骤。
-
公开(公告)号：CN111697070A
公开(公告)日：2020-09-22
申请号：CN202010604835.3
申请日：2020-06-29
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L27/07
Abstract: 本发明涉及功率半导体器件技术领域，具体涉及到一种逆导型IGBT器件，本发明在传统的逆导型IGBT器件的基础上，将集电极结构的N区掺杂区替换为了纵向放置的重掺杂N区和P区构成的二极管，通过控制该重掺杂的N区和P区的掺杂浓度，使该二极管的内建电势达到禁带宽度，使得该二极管在IGBT反向阻断时可以利用隧穿电流起到续流作用，在逆导型IGBT处于正向导通状态下时，器件不存在寄生的VDMOS结构，从而消除了逆导型IGBT器件的snap-back现象。
-
公开(公告)号：CN111244179A
公开(公告)日：2020-06-05
申请号：CN202010047091.X
申请日：2020-01-16
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种抗EMI超结VDMOS器件，属于功率半导体器件技术领域。本发明提出的一种抗EMI超结VDMOS器件，通过在漂移区中引入高K介质材料柱，与纵向相邻的第一导电类型衬底、多晶硅电极形成MIS电容；通过在介质层上设置电阻，并将所述电阻与金属化源极直接接触，从而在漏极和源极之间引入串联的所述电阻和所述MIS电容，形成RC吸收电路，实现了对电压、电流过冲的有效缓解。因此，本发明结构在保证超结VDMOS原有基本电学性能的基础上，有效缓解了器件的电磁干扰问题。
-
Patent Agency Ranking
公开(公告)号：CN111969041A
公开(公告)日：2020-11-20
申请号：CN202010870477.0
申请日：2020-08-26
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，涉及一种超结VDMOS。本发明提供的一种改善EMI的超结VDMOS，在漂移区引入长度不等的第二导电类型半导体耐压柱，缓解了超结器件栅漏之间耗尽层的纵向展宽，在Vds较小时抬高Cgd电容值，使Cgd～Vds曲线更平坦。实现了对电压、电流过冲的有效缓解。因此，本发明能够在保证超结VDMOS原有基本电学性能的基础上，缓解了器件的电磁干扰问题。
-
公开(公告)号：CN111755504A
公开(公告)日：2020-10-09
申请号：CN202010669592.1
申请日：2020-07-13
Applicant: 电子科技大学
IPC: H01L29/06 , H01L21/266 , G06F30/20
Abstract: 本发明提供一种横向变掺杂终端结构及设计方法和制备方法，终端结构包括所述重掺杂第一导电类型半导体衬底1、所述第一导电类型半导体漂移区2和所述第二导电类型半导体终端区3。而它的制备方法也较为简单，先在所述第一导电类型半导体漂移区2上生长牺牲氧化层，然后关键步骤是根据最优的注入窗口宽度分布函数a(xn)制作掩膜版，下一步进行光刻以及刻蚀，最后对光刻出来的离子注入窗口进行注入以及高温退火，形成所述第二导电类型半导体终端区3。本发明提出了优化模型对横向变掺杂的终端窗口进行设计，使终端区得到与有源区距离成反比的杂质浓度分布，从而优化了终端区表面电场，提高了终端的耐压。
-
公开(公告)号：CN111969040B
公开(公告)日：2022-06-07
申请号：CN202010869506.1
申请日：2020-08-26
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，涉及一种超结MOSFET。本发明提供的一种超结MOSFET器件，在漂移区引入长度渐变，浓度渐变的第二导电类型半导体柱，通过减小靠近JFET区耐压柱的长度来避免相邻耐压柱横向耗尽，纵向扩展造成的Cgd电容迅速下降，使Cgd～Vds曲线上的最小值点向Vds更大的方向移动，在Vds较小时抬高Cgd电容值，并使Cgd～Vds曲线更平坦。从而既能加快开关时间，减小开关功耗，又能减小开关振荡，缓解EMI，从而改善超结器件的动态特性。
-
公开(公告)号：CN111969041B
公开(公告)日：2022-03-29
申请号：CN202010870477.0
申请日：2020-08-26
Applicant: 电子科技大学
Abstract: 本发明属于功率半导体技术领域，涉及一种超结VDMOS。本发明提供的一种改善EMI的超结VDMOS，在漂移区引入长度不等的第二导电类型半导体耐压柱，缓解了超结器件栅漏之间耗尽层的纵向展宽，在Vds较小时抬高Cgd电容值，使Cgd～Vds曲线更平坦。实现了对电压、电流过冲的有效缓解。因此，本发明能够在保证超结VDMOS原有基本电学性能的基础上，缓解了器件的电磁干扰问题。
-
公开(公告)号：CN111244179B
公开(公告)日：2021-02-12
申请号：CN202010047091.X
申请日：2020-01-16
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种抗EMI超结VDMOS器件，属于功率半导体器件技术领域。本发明提出的一种抗EMI超结VDMOS器件，通过在漂移区中引入高K介质材料柱，与纵向相邻的第一导电类型衬底、多晶硅电极形成MIS电容；通过在介质层上设置电阻，并将所述电阻与金属化源极直接接触，从而在漏极和源极之间引入串联的所述电阻和所述MIS电容，形成RC吸收电路，实现了对电压、电流过冲的有效缓解。因此，本发明结构在保证超结VDMOS原有基本电学性能的基础上，有效缓解了器件的电磁干扰问题。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
