公开(公告)号：CN104731550B

公开(公告)日：2017-10-17

申请号：CN201510107828.1

申请日：2015-03-12

Applicant: 电子科技大学

Inventor： 周云 ,  刘华 ,  汪学刚 ,  赵光磊 ,  周杨鹏 ,  舒占军 ,  罗旭 ,  崔明雷

IPC: G06F5/06

Abstract: 该发明公开了一种基于单FIFO的双倍时钟双向数字延迟方法，属于信号处理技术，特别涉及数字信号延迟技术。使用的FIFO的控制信号的时钟频率为延迟线输入输出数据的时钟频率的2倍，通过控制FIFO的读使能、写使能信号，来控制FIFO的读写，进而控制FIFO的长度。其中，FIFO的写使能信号在每个读写时钟周期(即FIFO的控制时钟周期)进行改变，交替地有效、无效，而FIFO的读使能信号则根据FIFO当前的长度和需要的延迟来确定是否使能。该发明通过采用双倍时钟，大大提高了延迟线长度变化时的效率；克服现有的单FIFO延迟线延迟时间更改时需要清除FIFO、占用系统处理时间的不足。

公开(公告)号：CN105183664A

公开(公告)日：2015-12-23

申请号：CN201510494682.0

申请日：2015-08-13

Applicant: 电子科技大学

Inventor： 周云 ,  祖东辉 ,  卢霞霞 ,  周杨鹏 ,  汪学刚

IPC: G06F12/08

Abstract: 该发明公开了一种可变长度雷达脉冲数据缓存方法，属于信号处理技术，特别涉及数据缓存技术。该方法使用的装置包括一个雷达脉冲检测模块，写数据控制模块，读数据控制模块，单口RAM缓存区和写地址寄存器。该方法写缓存的时钟是输入时钟的2倍，写数据与清零交替进行，并将数据末端的地址存储在写地址寄存器中作为读取模块结束地址的计算来源。读取的时钟为输入时钟的m倍，读取位宽为数据位宽的n倍。从而使读取的速度大大高于写入速度。由此来实现雷达脉冲周期变化后不用整块清零就能达到正确缓存的方法。

公开(公告)号：CN105116380A

公开(公告)日：2015-12-02

申请号：CN201510493511.6

申请日：2015-08-13

Applicant: 电子科技大学

Inventor： 周云 ,  赵延栋 ,  林杰 ,  周杨鹏 ,  于雪莲

IPC: G01S7/02

CPC classification number: G01S7/02

Abstract: 该发明公开了一种基于FPGA的低延迟蝶形流水排序法，属于雷达信号处理技术，特别涉及数字信号排序技术。一个蝶形处理单元首先按元素个数为奇、偶分两种情况对参考单元序列分组，分别进行“组内”及“组间”排序，然后对蝶形处理器进行流水复用处理，即对数据进行并行遍历排序，直到运行n-1个时钟后整个排序结束。该方法通过采用并行排序，大大提高了信号处理速度，降低了处理延迟；克服了传统OS CFAR处理牺牲太多时间的缺点。

公开(公告)号：CN105117537A

公开(公告)日：2015-12-02

申请号：CN201510493464.5

申请日：2015-08-13

Applicant: 电子科技大学

Inventor： 于雪莲 ,  兰杰 ,  常俊杰 ,  周杨鹏 ,  周云

IPC: G06F17/50

Abstract: 该发明公开了一种基于权值比较的粒子滤波系统重采样方法，涉及通信与信号处理领域。该方法包括：在[0,1]间产生N个随机数，记录随机数落在的权值门限的个数作为后续粒子复制的个数X，并将该粒子与门限比较，若大于门限，则该粒子复制X次。若小于门限，则将该粒子与前一个粒子比较大小，将较大者复制X次。最后将复制次数为0的抛弃，复制次数大于等于1的粒子复制给新粒子。从而本发明能较准确的保留并复制接近真实分布的粒子，抛弃偏离真实分布较远的粒子，使得到的估计更加准确。

公开(公告)号：CN105183664B

公开(公告)日：2018-01-12

申请号：CN201510494682.0

申请日：2015-08-13

Applicant: 电子科技大学

Inventor： 周云 ,  祖东辉 ,  卢霞霞 ,  周杨鹏 ,  汪学刚

IPC: G06F12/0877

Abstract: 该发明公开了一种可变长度雷达脉冲数据缓存方法，属于信号处理技术，特别涉及数据缓存技术。该方法使用的装置包括一个雷达脉冲检测模块，写数据控制模块，读数据控制模块，单口RAM缓存区和写地址寄存器。该方法写缓存的时钟是输入时钟的2倍，写数据与清零交替进行，并将数据末端的地址存储在写地址寄存器中作为读取模块结束地址的计算来源。读取的时钟为输入时钟的m倍，读取位宽为数据位宽的n倍。从而使读取的速度大大高于写入速度。由此来实现雷达脉冲周期变化后不用整块清零就能达到正确缓存的方法。

公开(公告)号：CN104731550A

公开(公告)日：2015-06-24

申请号：CN201510107828.1

申请日：2015-03-12

Applicant: 电子科技大学

Inventor： 周云 ,  周杨鹏 ,  舒占军 ,  罗旭 ,  崔明雷

IPC: G06F5/06

Abstract: 该发明公开了一种基于单FIFO的双倍时钟双向数字延迟方法，属于信号处理技术，特别涉及数字信号延迟技术。使用的FIFO的控制信号的时钟频率为延迟线输入输出数据的时钟频率的2倍，通过控制FIFO的读使能、写使能信号，来控制FIFO的读写，进而控制FIFO的长度。其中，FIFO的写使能信号在每个读写时钟周期(即FIFO的控制时钟周期)进行改变，交替地有效、无效，而FIFO的读使能信号则根据FIFO当前的长度和需要的延迟来确定是否使能。该发明通过采用双倍时钟，大大提高了延迟线长度变化时的效率；克服现有的单FIFO延迟线延迟时间更改时需要清除FIFO、占用系统处理时间的不足。