公开(公告)号：CN112466598B

公开(公告)日：2021-09-24

申请号：CN202011284629.5

申请日：2020-11-17

Applicant: 电子科技大学

Inventor： 白飞明 ,  何禹含 ,  钟智勇 ,  张怀武

IPC: H01F17/04 ,  H01F27/245 ,  H01F27/28

Abstract: 一种闭合磁路片上四相耦合电感，属于无源集成器件技术领域。该耦合电感包括各向同性磁心膜，各向异性磁心膜，四相电感L1、L2、L3、L4；L1与L2、L2与L3、L3与L4、L4与L1，各有一半绕组交叉绕制，即有一半的磁路互相重叠，形成负耦合；L1与L3的磁路在磁心C、D两点邻近，形成正耦合；在磁心AB段和EF段采用了各向同性磁心膜，以形成矩形或椭圆形的闭合磁路结构，且使L2与L4之间在磁路AB段和EF段各有一处邻近，使L2与L4形成了正耦合。利用相与相之间形成的正、负耦合，可提升电感饱和电流，降低开关电源的纹波电流，提升功率效率。

公开(公告)号：CN112466598A

公开(公告)日：2021-03-09

申请号：CN202011284629.5

申请日：2020-11-17

Applicant: 电子科技大学

Inventor： 白飞明 ,  何禹含 ,  钟智勇 ,  张怀武

IPC: H01F17/04 ,  H01F27/245 ,  H01F27/28

Abstract: 一种闭合磁路片上四相耦合电感，属于无源集成器件技术领域。该耦合电感包括各向同性磁心膜，各向异性磁心膜，四相电感L1、L2、L3、L4；L1与L2、L2与L3、L3与L4、L4与L1，各有一半绕组交叉绕制，即有一半的磁路互相重叠，形成负耦合；L1与L3的磁路在磁心C、D两点邻近，形成正耦合；在磁心AB段和EF段采用了各向同性磁心膜，以形成矩形或椭圆形的闭合磁路结构，且使L2与L4之间在磁路AB段和EF段各有一处邻近，使L2与L4形成了正耦合。利用相与相之间形成的正、负耦合，可提升电感饱和电流，降低开关电源的纹波电流，提升功率效率。

公开(公告)号：CN113327749A

公开(公告)日：2021-08-31

申请号：CN202110495650.8

申请日：2021-05-07

Applicant: 电子科技大学

Inventor： 白飞明 ,  张治硼 ,  何禹含 ,  张怀武

IPC: H01F27/24 ,  H01F27/02 ,  H01F41/14

Abstract: 本发明属于无源集成器件技术领域，具体提供一种感值随工作电流变化的片上磁芯功率电感，应用于开关电源中，以解决开关电源无法同时保持低纹波电流与良好的瞬态响应性能力的问题，且不需要引入额外的元器件或控制电路。本发明中，各向异性磁芯膜采用[绝缘层/下缓冲层/下反铁磁层/下铁磁层/上缓冲层/上铁磁层/上反铁磁层]n多层膜结构，利用磁芯膜层间反平行的交换偏置场作用，使磁芯膜在低场时磁导率较低、高场时磁导率较高；因此，当电感的直流偏置较高时，电感具备较大感值，从而降低了纹波电流；而当电源处于开启(关断)状态时，此时电感上的电流值较小，感值较低，提升了瞬态响应能力。

公开(公告)号：CN107039395B

公开(公告)日：2019-06-21

申请号：CN201710302799.3

申请日：2017-05-03

Applicant: 电子科技大学

Inventor： 白飞明 ,  何禹含 ,  钟智勇 ,  张怀武

IPC: H01L23/522

Abstract: 本发明属于集成电路工艺领域，提供一种集成螺线管型双层磁膜电感及其制备方法，用以进一步提升电感感值密度、降低衬底损耗。本发明包括硅衬底、下层磁芯膜、深埋层、下层线圈、绝缘层、上层磁芯膜、绝缘层及上层线圈；下层磁芯膜设置于硅衬底上，深埋层覆盖于硅衬底上、并将下层磁芯膜深埋，深埋层上表面还开设有下层线圈凹槽，下层线圈对应设置于下层线圈凹槽内；上层磁芯膜位于深埋层上，上层线圈位于上层磁芯膜上，下层线圈与上层磁芯膜之间、以及上层线圈与上层磁芯膜之间均设置绝缘层相隔离，上层线圈与下层线圈通过通孔导通；本发明采用双层磁芯膜结构，提高电感感值密度，降低线圈之间的寄生电容损耗，且制备工艺简单、制备成本低，有利于工业化生产。

公开(公告)号：CN107039395A

公开(公告)日：2017-08-11

申请号：CN201710302799.3

申请日：2017-05-03

Applicant: 电子科技大学

Inventor： 白飞明 ,  何禹含 ,  钟智勇 ,  张怀武

IPC: H01L23/522

CPC classification number: H01L23/5227 ,  H01L28/10

Abstract: 本发明属于集成电路工艺领域，提供一种集成螺线管型双层磁膜电感及其制备方法，用以进一步提升电感感值密度、降低衬底损耗。本发明包括硅衬底、下层磁芯膜、深埋层、下层线圈、绝缘层、上层磁芯膜、绝缘层及上层线圈；下层磁芯膜设置于硅衬底上，深埋层覆盖于硅衬底上、并将下层磁芯膜深埋，深埋层上表面还开设有下层线圈凹槽，下层线圈对应设置于下层线圈凹槽内；上层磁芯膜位于深埋层上，上层线圈位于上层磁芯膜上，下层线圈与上层磁芯膜之间、以及上层线圈与上层磁芯膜之间均设置绝缘层相隔离，上层线圈与下层线圈通过通孔导通；本发明采用双层磁芯膜结构，提高电感感值密度，降低线圈之间的寄生电容损耗，且制备工艺简单、制备成本低，有利于工业化生产。