-
公开(公告)号：CN111641417B
公开(公告)日：2023-03-31
申请号：CN202010516773.0
申请日：2020-06-09
Applicant: 电子科技大学
IPC: H03M13/27
Abstract: 本发明提供一种基于FPGA的完成矩阵列置换交织的装置，包括数据拼接模块，存储控制中心模块和数据拆分模块，其中以各模块的地址产生器为核心，通过产生有一定规律性的读写地址来完成矩阵列置换交织。本发明通过使用高速率器件改善矩阵列置换交织存储带宽利用率低的问题，对不同传输速率和不同交织帧长具有可配性，可兼容各种长度帧长的交织处理。硬件实现具有单一，简单，可配置性，以较少的面试即可换取最优速率的优点，可兼容完成各种高速率复杂的矩阵列置换交织以及更普遍的矩阵交织，有效地解决了基于FPGA使用高速率存储器件完成矩阵列置换交织的高复杂度的问题。
-
公开(公告)号：CN113765555A
公开(公告)日：2021-12-07
申请号：CN202111112782.4
申请日：2021-09-23
Applicant: 电子科技大学
IPC: H04B7/0456 , H04L27/34
Abstract: 本发明提供一种基于资源块星座距离的非正交多址接入系统码本设计方法，包括以下步骤：先根据用户需求确定SCMA码本中的参数J、M、N、K；再根据拉丁准则，确定码本中关联用户和资源块映射矩阵；构建能量归一化的N维基星座S0；通过粒子群PSO算法根据最大化资源块星座点间码字距离之和的准则计算得到最佳的元素的系数和最佳的旋转角度：最后最佳的元素的系数和最佳的旋转角度确定最佳用户星座函数，将最佳用户星座函数对应的用户星座集进行码字重排，重排前后的码字分配到映射矩阵上，从而得到SCMA的多用户码本。本发明能获得更大的整型增益，提升SCMA系统在高斯信道下的抗噪性能。
-
公开(公告)号：CN111641417A
公开(公告)日：2020-09-08
申请号：CN202010516773.0
申请日：2020-06-09
Applicant: 电子科技大学
IPC: H03M13/27
Abstract: 本发明提供一种基于FPGA的完成矩阵列置换交织的装置，包括数据拼接模块，存储控制中心模块和数据拆分模块，其中以各模块的地址产生器为核心，通过产生有一定规律性的读写地址来完成矩阵列置换交织。本发明通过使用高速率器件改善矩阵列置换交织存储带宽利用率低的问题，对不同传输速率和不同交织帧长具有可配性，可兼容各种长度帧长的交织处理。硬件实现具有单一，简单，可配置性，以较少的面试即可换取最优速率的优点，可兼容完成各种高速率复杂的矩阵列置换交织以及更普遍的矩阵交织，有效地解决了基于FPGA使用高速率存储器件完成矩阵列置换交织的高复杂度的问题。
-
公开(公告)号：CN107370710B
公开(公告)日：2020-03-31
申请号：CN201710651009.2
申请日：2017-08-02
Applicant: 电子科技大学
Abstract: 本发明涉及直升机抗旋翼遮挡的卫星通信技术领域，具体涉及一种直升机旋翼遮挡高阶调制信号补偿方法。本发明的方法针对高阶调制方式，对直升机旋翼遮挡的高阶信号进行能量补偿，可以解决直升机卫星通信中，由于旋翼遮挡对信号幅度的衰减影响，直接利用遮挡信号会降低误码性能的问题。使用本发明的方法，可以改善遮挡部分数据星座图；相同遮挡利用率时，信号传输误码性能更好；达到相同性能时，遮挡利用率更高。此方法实现简单，只需使用简单的乘除运算和比较操作即可实现。通过设置对应的信噪比阈值和补偿峰值阈值可满足不同阶数的高阶调制方式的应用场景，如对于16QAM，32QAM，64QAM等MQAM信号（M>4）均有效具有较大使用范围，实现简单的特点。
-
公开(公告)号：CN105137324B
公开(公告)日：2017-12-05
申请号：CN201510507857.7
申请日：2015-08-18
Applicant: 电子科技大学
IPC: G01R31/28
Abstract: 本发明公开了一种基于仿真分类模型的多探测点故障元器件定位方法，通过对待诊断电路进行电路正常仿真和单故障遍历的故障仿真，并基于仿真波形数据构造单故障波形记录集，对单故障波形记录集应用改进的二分K均值聚类算法而获取待诊断电路各节点的故障模型种类，并基于待诊断电路各节点的故障模型种类，应用最邻近算法而构建待测电路各节点三维故障分类模型；将获取待诊断电路中各节点的探测波形分别应用到相应节点的三维故障分类模型中，得到待诊断电路在各节点具有的故障模型，通过计算出待诊断电路具有的所有故障模型的交集，从而定位待诊断电路的故障元器件。本发明提高了故障元器件定位的精度和故障分析人员的效率。
-
Patent Agency Ranking
公开(公告)号：CN103906258B
公开(公告)日：2017-02-22
申请号：CN201410166519.7
申请日：2014-04-23
Applicant: 电子科技大学
IPC: H04W72/12
Abstract: 本发明提供一种基于中继缓存的两跳平衡分布式调度算法TBDRC，使基站eNB与中继站relay之间的第一跳回程backhaul链路吞吐量和中继站relay与中继用户relay UE之间的第二跳接入access链路吞吐量平衡，以提高中继增强蜂窝系统资源利用率和小区吞吐量。本算法基于relay UE的确认字符ACK反馈信息更新relay缓存中的数据量，在保证数据被正常传输的同时，避免了同样的数据被多次正确传输，能减少backhaul链路的资源浪费，进一步提高access链路的吞吐量。
-
公开(公告)号：CN113765554B
公开(公告)日：2022-06-03
申请号：CN202111095292.8
申请日：2021-09-17
Applicant: 电子科技大学
IPC: H04B7/0456 , H04B17/336
Abstract: 本发明提供一种基于飞蛾扑火算法的SCMA码本设计方法，根据设置SCMA码本中的参数、设置用户码字，确定优化的参数；再构建待优化的SCMA码本最后将待优化的SCMA码本以最小误比特率为准则，通过飞蛾扑火算法得到待优化的参数的最佳参数值，从而根据最佳参数值得到最佳SCMA码本。本发明能够适用于不同信道下的SCMA码本设计，在不同信道下，只要更换误码率函数f_BER中SCMA的信道参数；随着用户数量的增多，飞蛾扑火算法的复杂度增长缓慢，实现简单；根据仿真结果，在高斯信道和瑞利信道下，本发明方法得到的码本的误比特率与相对于其他码本对比有提升明显。
-
公开(公告)号：CN110543939B
公开(公告)日：2022-05-03
申请号：CN201910504155.1
申请日：2019-06-12
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于FPGA的卷积神经网络后向训练的硬件加速实现装置。此装置基于卷积神经网络各层后向训练的基本处理模块，综合考虑运算处理时间和资源消耗，利用并串转化，数据分片、流水线设计资源复用等方法，以做到尽可能大的并行度和尽可能少的资源消耗为原则，以并行的流水线形式实现了Hcnn卷积神经网络的后向训练过程。该装置充分利用了FPGA的数据并行和流水线并行的特点，实现简单，结构更加规则，布线更加一致，频率也得到了大大提高，加速效果显著。更重要的是，此结构使用优化的脉动阵列结构平衡了IO读写与计算，在消耗较少的存储带宽下提高了吞吐率，有效地解决了数据访存速度远大于数据处理速度的卷积神经网络FPGA实现的问题。
-
公开(公告)号：CN110263925A
公开(公告)日：2019-09-20
申请号：CN201910482444.6
申请日：2019-06-04
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于FPGA的卷积神经网络前向预测的硬件加速实现架构，针对一个具体的精简优化的卷积神经网络Hcnn，对其前向预测过程进行硬件架构的研究与实现。此架构基于优化的脉动阵列实现卷积神经网络的主要运算单元，综合考虑运算处理时间和资源消耗，利用并串转化，数据分片和流水线设计等方法，以做到尽可能大的并行度和尽可能少的资源消耗为原则，以并行的流水线形式实现了Hcnn卷积神经网络的前向预测过程。充分利用了FPGA的数据并行和流水线并行的特点。脉动阵列结构平衡了IO读写与计算，在消耗较少的存储带宽下提高了吞吐率，有效地解决了数据访存速度远大于数据处理速度的卷积神经网络FPGA实现的问题。
-
公开(公告)号：CN108667593A
公开(公告)日：2018-10-16
申请号：CN201810447167.0
申请日：2018-05-11
Applicant: 电子科技大学
Abstract: 本发明涉及直升机抗旋翼遮挡的卫星通信技术领域，公开了一种基于FPGA的抗直升机旋翼遮挡的时间分集并行同步方法，其针对旋翼遮挡，发送端采用双重时间分集的方式进行组帧，经过遮挡以及噪声处理，接收端采用并行同步的帧检测法进行帧同步，同时采用合并法重组的方式进行解帧。本发明充分利用FPGA的并行性，快速同步出子帧位置。本发明具有简单高效、扩展性强、适用范围广等特点，能减小存储资源，提高帧同步速率，并具有良好的传输误码性能。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.023 seconds)
