公开(公告)号：CN110957213B

公开(公告)日：2024-03-26

申请号：CN201811131426.5

申请日：2018-09-27

Applicant: 瓦里安半导体设备公司

Inventor： 张钦涛 ,  翟清 ,  赵伟 ,  刘毅 ,  孟德崑 ,  陆俊峰 ,  郭宝年 ,  詹宁

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明提供一种形成半导体装置的方法，其可包括：在衬底层中形成沟渠，其中在所述衬底层的顶部上设置有硬掩模；以及相对于所述硬掩模的顶表面呈一角度对所述沟渠进行植入。所述方法可进一步包括：在所述沟渠内形成氧化物层，其中所述氧化物层沿所述沟渠的底部的厚度大于所述氧化物层沿所述沟渠的上部的厚度。本发明的形成半导体装置的方法可显著地简化工艺并改善半导体装置的性能。

公开(公告)号：CN110957213A

公开(公告)日：2020-04-03

申请号：CN201811131426.5

申请日：2018-09-27

Applicant: 瓦里安半导体设备公司

Inventor： 张钦涛 ,  翟清 ,  赵伟 ,  刘毅 ,  孟德崑 ,  陆俊峰 ,  郭宝年 ,  詹宁

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明提供一种形成半导体装置的方法，其可包括：在衬底层中形成沟渠，其中在所述衬底层的顶部上设置有硬掩模；以及相对于所述硬掩模的顶表面呈一角度对所述沟渠进行植入。所述方法可进一步包括：在所述沟渠内形成氧化物层，其中所述氧化物层沿所述沟渠的底部的厚度大于所述氧化物层沿所述沟渠的上部的厚度。本发明的形成半导体装置的方法可显著地简化工艺并改善半导体装置的性能。