公开(公告)号：CN110489772A

公开(公告)日：2019-11-22

申请号：CN201910379266.4

申请日：2019-05-08

Applicant: 瑞萨电子株式会社

Inventor： 津田哲治 ,  福山光树 ,  角南利郎

IPC: G06F17/50

Abstract: 本公开的实施例涉及程序、信息处理设备和信息处理方法。一种程序在包括处理器和存储器的信息处理设备中执行。该程序允许处理器在具有输入块、一个或多个操作块和输出块的一系列块被允许以预定时钟频率操作的情况下，基于模型的模拟结果来执行判定被允许以低于预定时钟频率的时钟频率操作的目标块的新时钟频率的步骤，以及设置转换块的转换比率以便执行模型的模拟的步骤，在该模拟中，目标块被允许以低于预定时钟频率的新时钟频率操作，并且其余块被允许以预定时钟频率操作。

公开(公告)号：CN110489772B

公开(公告)日：2024-06-11

申请号：CN201910379266.4

申请日：2019-05-08

Applicant: 瑞萨电子株式会社

Inventor： 津田哲治 ,  福山光树 ,  角南利郎

IPC: G06F30/20 ,  G06F1/3206 ,  G06F1/324

Abstract: 本公开的实施例涉及程序、信息处理设备和信息处理方法。一种程序在包括处理器和存储器的信息处理设备中执行。该程序允许处理器在具有输入块、一个或多个操作块和输出块的一系列块被允许以预定时钟频率操作的情况下，基于模型的模拟结果来执行判定被允许以低于预定时钟频率的时钟频率操作的目标块的新时钟频率的步骤，以及设置转换块的转换比率以便执行模型的模拟的步骤，在该模拟中，目标块被允许以低于预定时钟频率的新时钟频率操作，并且其余块被允许以预定时钟频率操作。