公开(公告)号：CN104637918A

公开(公告)日：2015-05-20

申请号：CN201410645168.8

申请日：2014-11-10

Applicant: 瑞萨电子株式会社

Inventor： 渡部真平 ,  内田慎一 ,  前多正 ,  田中茂

IPC: H01L23/522 ,  H01L25/065

Abstract: 本发明涉及一种半导体器件。在第一半导体芯片中，第一多层互连层形成在第一衬底上，并且第一电感器形成在第一多层互连层中。在第二半导体芯片中，第二多层互连层形成在第二衬底上。第二电感器形成在第二多层互连层中。第一半导体芯片和第二半导体芯片在第一多层互连层和第二多层互连层彼此面对的方向上彼此重叠。此外，当在平面图中观察时，第一电感器和第二电感器彼此重叠。在Y方向上，第一绝缘膜的至少一个端部不与面对区域的端部重叠。

公开(公告)号：CN105991115A

公开(公告)日：2016-10-05

申请号：CN201610152473.2

申请日：2016-03-17

Applicant: 瑞萨电子株式会社

Inventor： 武田晃一 ,  长濑宽和 ,  渡部真平

IPC: H03K5/19

Abstract: 本发明涉及发送器电路、半导体装置和数据发送方法。根据一个实施例的发送器电路包括：脉冲产生电路，基于输入数据的边沿产生脉冲信号；第一输出驱动器，基于所述脉冲信号将根据所述边沿中的一个的第一输出脉冲信号输出至外部的绝缘耦合元件的第一端；第二输出驱动器，基于所述脉冲信号将根据所述边沿中的另一个的第二输出脉冲信号输出至所述绝缘耦合元件的第二端；以及输出停止电路，自接通电源电压时起在规定时间段内停止所述第一输出脉冲信号和所述第二输出脉冲信号的输出。

公开(公告)号：CN104637918B

公开(公告)日：2019-09-17

申请号：CN201410645168.8

申请日：2014-11-10

Applicant: 瑞萨电子株式会社

Inventor： 渡部真平 ,  内田慎一 ,  前多正 ,  田中茂

IPC: H01L23/522 ,  H01L25/065

Abstract: 本发明涉及一种半导体器件。在第一半导体芯片中，第一多层互连层形成在第一衬底上，并且第一电感器形成在第一多层互连层中。在第二半导体芯片中，第二多层互连层形成在第二衬底上。第二电感器形成在第二多层互连层中。第一半导体芯片和第二半导体芯片在第一多层互连层和第二多层互连层彼此面对的方向上彼此重叠。此外，当在平面图中观察时，第一电感器和第二电感器彼此重叠。在Y方向上，第一绝缘膜的至少一个端部不与面对区域的端部重叠。

公开(公告)号：CN105991115B

公开(公告)日：2021-01-22

申请号：CN201610152473.2

申请日：2016-03-17

Applicant: 瑞萨电子株式会社

Inventor： 武田晃一 ,  长濑宽和 ,  渡部真平

IPC: H03K5/19

Abstract: 本发明涉及发送器电路、半导体装置和数据发送方法。根据一个实施例的发送器电路包括：脉冲产生电路，基于输入数据的边沿产生脉冲信号；第一输出驱动器，基于所述脉冲信号将根据所述边沿中的一个的第一输出脉冲信号输出至外部的绝缘耦合元件的第一端；第二输出驱动器，基于所述脉冲信号将根据所述边沿中的另一个的第二输出脉冲信号输出至所述绝缘耦合元件的第二端；以及输出停止电路，自接通电源电压时起在规定时间段内停止所述第一输出脉冲信号和所述第二输出脉冲信号的输出。

公开(公告)号：CN105470243B

公开(公告)日：2020-08-28

申请号：CN201510626517.6

申请日：2015-09-28

Applicant: 瑞萨电子株式会社

Inventor： 渡部真平 ,  内田慎一 ,  前多正 ,  逸见和夫

IPC: H01L23/64 ,  H01L23/48 ,  H01L23/24

Abstract: 本发明公开了一种半导体装置。防止相对的两个半导体芯片之间的介质击穿，以提高半导体装置的可靠性。第一半导体芯片具有包括多个布线层的布线结构、形成在该布线结构中的第一线圈、和形成在该布线结构之上的绝缘膜。第二半导体芯片具有包括多个布线层的布线结构、形成在该布线结构中的第二线圈、和形成在该布线结构之上的绝缘膜。第一半导体芯片和第二半导体芯片隔着绝缘片一个堆叠在另一个之上，第一半导体芯片的绝缘膜和第二半导体芯片的绝缘膜彼此面对。第一线圈和第二线圈彼此磁耦合。然后，在每个第一和第二半导体芯片中，在最上层布线层处形成导线和伪导线。

公开(公告)号：CN105470243A

公开(公告)日：2016-04-06

申请号：CN201510626517.6

申请日：2015-09-28

Applicant: 瑞萨电子株式会社

Inventor： 渡部真平 ,  内田慎一 ,  前多正 ,  逸见和夫

IPC: H01L23/64 ,  H01L23/48 ,  H01L23/24

Abstract: 本发明公开了一种半导体装置。防止相对的两个半导体芯片之间的介质击穿，以提高半导体装置的可靠性。第一半导体芯片具有包括多个布线层的布线结构、形成在该布线结构中的第一线圈、和形成在该布线结构之上的绝缘膜。第二半导体芯片具有包括多个布线层的布线结构、形成在该布线结构中的第二线圈、和形成在该布线结构之上的绝缘膜。第一半导体芯片和第二半导体芯片隔着绝缘片一个堆叠在另一个之上，第一半导体芯片的绝缘膜和第二半导体芯片的绝缘膜彼此面对。第一线圈和第二线圈彼此磁耦合。然后，在每个第一和第二半导体芯片中，在最上层布线层处形成导线和伪导线。