-
公开(公告)号：CN105870139A
公开(公告)日：2016-08-17
申请号：CN201610076675.3
申请日：2016-02-03
Applicant: 瑞萨电子株式会社
Inventor： 后藤洋太郎
IPC: H01L27/146
CPC classification number: H01L27/14636 , H01L27/14609 , H01L27/1463 , H01L27/14683 , H01L27/1462 , H01L27/14685
Abstract: 本发明提供一种拍摄装置及其制造方法，其中，绝缘衬层(LL1～LL4)在像素区域(GAR)的外侧的区域、且在像素区域(GAR)的4个角部(AO)之中的至少一个角部(AO)的对顶角的区域(OFR)内，具有除去了绝缘衬层(LL1～LL4)的像素外去除区域(OPR)。
-
公开(公告)号：CN116913945A
公开(公告)日：2023-10-20
申请号：CN202310254153.8
申请日：2023-03-16
Applicant: 瑞萨电子株式会社
Abstract: 本公开涉及一种半导体器件。该半导体器件包括：半导体衬底、各自从半导体衬底的上表面形成的第一源极区域和第一漏极区域、经由第一栅极介电膜在半导体衬底上形成的在第一源极区域与第一漏极区域之间的第一栅极电极、在栅极长度方向上在半导体衬底的上表面中形成的在第一栅极介电膜与第一漏极区域之间的第一沟槽、在栅极长度方向上在半导体衬底的上表面中形成的在栅极介电膜与第一漏极区域之间的比第一沟槽浅的第二沟槽，以及嵌入第一沟槽和第二沟槽中的第一介电膜。第一沟槽和第二沟槽在栅极宽度方向上彼此接触。
-
公开(公告)号：CN106486507A
公开(公告)日：2017-03-08
申请号：CN201610665982.5
申请日：2016-08-12
Applicant: 瑞萨电子株式会社
Inventor： 后藤洋太郎
IPC: H01L27/146
CPC classification number: H01L27/1463 , H01L27/14623 , H01L27/14643 , H01L27/14685 , H01L27/14689 , H01L27/14625
Abstract: 本公开涉及一种成像器件和成像器件的制造方法，其能够在不形成诸如防止氢气扩散膜的新层的情况下降低光学黑色像素中的暗电流的水平。布置在有效像素区之上的光电二极管之上的绝缘层和在布置在OB像素区之上的光电二极管之上的绝缘层都包括氮化硅、都由相同层形成、并且彼此耦合。
-
公开(公告)号：CN109148494A
公开(公告)日：2019-01-04
申请号：CN201810490156.0
申请日：2018-05-21
Applicant: 瑞萨电子株式会社
IPC: H01L27/146
Abstract: 本发明提供一种固态摄像元件及其制造方法，在具有沿纵向层叠的两个以上半导体衬底的固态摄像元件中，通过微细的插塞将半导体衬底彼此之间电连接。将覆盖具有受光元件的半导体衬底(SB1)的第一背面的绝缘膜(IF1)与覆盖搭载有半导体元件的半导体衬底(SB2)的第二主面的层间绝缘膜(IL2)彼此接合。在该接合面，贯穿绝缘膜(IF1)的插塞(PG1)与埋入层间绝缘膜(IL2)的上表面的连接孔内的插塞(PG2)接合，上述受光元件与上述半导体元件经由插塞(PG1、PG2)而电连接。
-
公开(公告)号：CN109037252A
公开(公告)日：2018-12-18
申请号：CN201810430515.3
申请日：2018-05-08
Applicant: 瑞萨电子株式会社
IPC: H01L27/146
Abstract: 本申请涉及固态成像器件及其制造方法。为了提高固态成像器件的性能，固态成像器件具有包括光电转换单元和传输晶体管的像素，并且氟被引入到像素中包括的传输晶体管的栅极电极和漏极区域(延伸区域和n+型半导体区域)。
-
Patent Agency Ranking
公开(公告)号：CN105374835A
公开(公告)日：2016-03-02
申请号：CN201510476760.4
申请日：2015-08-06
Applicant: 瑞萨电子株式会社
IPC: H01L27/146
Abstract: 本发明涉及半导体器件及其制造方法。提供了具有改进性能的半导体器件。该半导体器件包括光电二极管和转移晶体管，光电二极管具有电荷存储层(n型半导体区)和表面层(p型半导体区)，转移晶体管具有栅电极和浮动扩散部。形成在第一导电类型的电荷存储层(n型半导体区)上方的第二导电类型的表面层(p型半导体区)包括具有低杂质浓度的第一子区和具有高杂质浓度的第二子区。第一子区布置得比第二子区更靠近浮动扩散部。
-
-
公开(公告)号：CN117594598A
公开(公告)日：2024-02-23
申请号：CN202310902594.4
申请日：2023-07-21
Applicant: 瑞萨电子株式会社
IPC: H01L27/088 , H01L29/06 , H01L29/423 , H01L21/8234
Abstract: 本公开的实施例涉及一种半导体器件及其制造方法。一种半导体器件包括其中形成有MISFET的单元区域和在平面图中围绕单元区域的外围区域。在单元区域和外围区域中，n型杂质区域形成在半导体衬底中。在半导体衬底中，元件隔离部分、p型杂质区域和n型杂质区域形成在外围区域中以在平面图中围绕单元区域。p型杂质区域和n型杂质区域形成在单元区域中的半导体衬底中以接触杂质区域。元件隔离部分位于杂质区域中，并且与在杂质区域与杂质区域之间的结界面间隔开。
-
公开(公告)号：CN106997886A
公开(公告)日：2017-08-01
申请号：CN201710048806.1
申请日：2017-01-20
Applicant: 瑞萨电子株式会社
IPC: H01L27/146
CPC classification number: H01L27/14605 , H01L27/14614 , H01L27/1463 , H01L27/14636 , H01L27/14641 , H01L27/14643 , H01L27/14689 , H01L27/14603
Abstract: 本申请涉及半导体器件。实现了半导体器件的性能的提高。半导体器件包括像素，像素包括：在其中形成传输晶体管和光电二极管的第一有源区域和用于提供接地电势的第二有源区域。在第二有源区域中的p型半导体区域上方设置用于提供接地电势的插塞。在用于第一有源区域中形成的传输晶体管的漏极区域的n型半导体区域中引入吸附元素。然而，在第二有源区域中的p型半导体区域中没有引入吸附元素。
-
公开(公告)号：CN117133775A
公开(公告)日：2023-11-28
申请号：CN202310510347.X
申请日：2023-05-08
Applicant: 瑞萨电子株式会社
Inventor： 后藤洋太郎
IPC: H01L27/088 , H01L29/08 , H01L29/06 , H01L29/423 , H01L21/8234
Abstract: 本公开的各实施例涉及半导体器件及其制造方法。在半导体衬底中，形成n型源极区、n型漏极区、第一p型半导体区以及第二p型半导体区，该第二p型半导体区围绕n型源极区和第一p型半导体区。栅极电极经由电介质膜GF形成在n型源极区和n型漏极区之间的半导体衬底上。在半导体衬底中，形成凹陷部分以穿透n型源极区，并且第一p型半导体区形成在凹陷部分下方。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
