-
公开(公告)号：CN118969606A
公开(公告)日：2024-11-15
申请号：CN202411066166.3
申请日：2024-08-05
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/265 , H01L21/3205
Abstract: 本发明提出了碳化硅晶圆的热氧化层制备方法、碳化硅器件的加工方法。其中碳化硅晶圆的热氧化层制备方法，多个碳化硅晶圆间隔排列，所述碳化硅晶圆具有相对设置的第一表面和第二表面，且相邻的两块碳化硅晶圆的第一表面和第二表面相对，在所述第一表面上进行离子注入处理、调节所述第一表面内掺杂离子剂量和能量后，再在所述碳化硅晶圆的第二表面制备热氧化层。本发明可以使得相邻碳化硅之间即便存在影响，也可以实现均匀的热氧化层。
-
公开(公告)号：CN117542893A
公开(公告)日：2024-02-09
申请号：CN202311594340.7
申请日：2023-11-27
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/16 , H01L29/423
Abstract: 本申请提供了一种沟槽型碳化硅功率器件及其制作方法，该沟槽型碳化硅功率器件包括：衬底；第一外延层，位于衬底的表面上；第二外延层，位于第一外延层的表面上；第三外延层，位于第二外延层的表面上，第三外延层与第二外延层的掺杂类型相同且不同于第一外延层，第二外延层的掺杂浓度大于第三外延层；沟槽，至少贯穿第二外延层和第三外延层，沟槽具有第一侧壁、第二侧壁和第一底部；第一注入区，位于沟槽下方且与沟槽接触，第一注入区与第一外延层的掺杂类型不同；源区，位于第三外延层中；源极金属层，位于第三外延层的一侧；漏极金属层，位于衬底远离第一外延层的表面上。本申请有效缓解了现有技术中SiC MOS器件的可靠性问题。
-
公开(公告)号：CN117031236A
公开(公告)日：2023-11-10
申请号：CN202311184701.0
申请日：2023-09-13
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种功率半导体器件的测量系统、测量方法及其测量装置。测量系统包括：第一均衡电路，其中各第一支路与第一测试探针连接，第一测试探针用于接触待测量的功率半导体器件的漏极；第二均衡电路，其中各第二支路与功率半导体器件的源极第二测试探针连接，第二测试探针用于接触待测量功率半导体器件的源极；第一开关模块，分别与第一均衡电路和第二均衡电路电连接，用于使导通的第一支路的数量与待测量功率半导体器件的漏极对应的第一测试探针数量相同，第二支路的数量与待测量功率半导体器件的源极对应的第二测试探针数量相同；放大模块，用于输出功率半导体器件的放大电压。该测量系统可以提高对功率半导体器件的导通电阻测量的准确性。
-
公开(公告)号：CN116779427B
公开(公告)日：2023-11-10
申请号：CN202311071504.8
申请日：2023-08-24
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/04 , H01L21/336 , H01L29/78
Abstract: 本发明提供了一种碳化硅半导体结构的制作方法和碳化硅半导体结构，该方法包括：提供第一基底层，其中，第一基底层的材料为碳化硅；对第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除第一氧化层，得到第二基底层；对第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除第二氧化层，得到第三基底层，第二热氧化处理的温度小于第一热氧化处理的温度，第二氧化层的厚度小于第一氧化层的厚度；对第三基底层的表面进行第三热氧化处理，形成栅氧化层，第三热氧化处理的温度小于第二热氧化处理的温度。该方法解决了栅氧化层进行热氧化过程中在界面处形成C残留，导致沟道迁移率退化并影响栅氧化层性能的问题。
-
公开(公告)号：CN116884841A
公开(公告)日：2023-10-13
申请号：CN202310892312.7
申请日：2023-07-19
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/329 , H01L29/872 , H01L29/06 , H01L29/16
Abstract: 本发明实施例提供了一种碳化硅二极管制备方法及碳化硅二极管，所述方法包括，在碳化硅外延片的P型外延层制备一类N型注入区和二类N型注入区；在外延层上制备二氧化硅层覆盖一类N型注入区、二类N型注入区以及两者之间的部分型外延层；在二氧化硅层上制备多晶硅层，刻蚀多晶硅层、二氧化硅层，露出碳化硅P型外延层；在多晶硅层及露出的外延层上制备第一金属层；在衬底远离外延层的一面制备第二金属层。本发明提供的方法相比于传统的二极管结构，增加了导电通道，从而降低导通电阻，能够降低器件的开关损耗，从而提高碳化硅二极管的整体性能；无需进行铝离子注入，能够简化器件制造工艺，有效降低生产成本。
-
Patent Agency Ranking
公开(公告)号：CN116825624A
公开(公告)日：2023-09-29
申请号：CN202310836567.1
申请日：2023-07-07
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/285 , H01L21/68 , H01L21/66
Abstract: 本发明提供一种半导体金属淀积装置及简易欧姆接触测试方法，该装置包括图形结构和定位结构；图形结构具有相背设置的淀积面和定位面，图形结构按预设图形形状沿预设方向开设有若干淀积孔，且各淀积孔贯穿淀积面和定位面；定位结构与图形结构连接，定位结构用于对待淀积的半导体晶圆定位，以使得半导体晶圆与图形结构的定位面平行，且对齐图形结构的各淀积孔。通过图形结构上的具有预设图形形状的淀积孔对半导体晶圆进行金属淀积，使得该半导体晶圆无需经过光刻、刻蚀的工序步骤，有效地精简了欧姆接触的检测工序，且能够缩短检测的时间，在产品出现异常时，能够更快地发现，减少受影响的产品的数量。
-
公开(公告)号：CN117542894A
公开(公告)日：2024-02-09
申请号：CN202311602052.1
申请日：2023-11-27
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种VDMOS终端结构和半导体器件，该VDMOS终端结构包括：衬底；第一外延层，位于衬底的表面上；第二外延层，位于第一外延层的远离衬底的表面上，第一外延层与第二外延层的掺杂类型不同；沿预定方向间隔设置的多个第一沟槽，各第一沟槽位于第二外延层和第一外延层中，且在预定方向上多个第一沟槽的深度逐渐减小，预定方向为垂直于衬底厚度的方向，深度为第一沟槽在衬底厚度方向上的长度。本申请解决了现有技术中VDMOS终端结构的耐压能力较低的问题。
-
公开(公告)号：CN117012661A
公开(公告)日：2023-11-07
申请号：CN202310893951.5
申请日：2023-07-19
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种SiC晶圆退火工艺的温度监控方法、装置、设备及存储介质，属于半导体加工技术领域。该方法包括：获取晶圆监控片在退火前的表面粗糙度；将晶圆监控片置于退火工艺腔内，并在设定温度下进行退火工艺；测量晶圆监控片在退火后的表面粗糙度，得到粗糙度变化值；基于粗糙度变化值与退火温度之间的对应关系，确定退火工艺腔的实际退火温度。利用SiC晶圆高温退火后表面会有部分Si析出导致表面粗糙度变化的特性，解决SiC晶圆高温退火温度无法监控的问题，达到监控高温炉管控温性能、便于调整工艺温度的效果，且无需给监控片生长氧化层或注入离子，监控流程简单易操作。
-
公开(公告)号：CN116936520A
公开(公告)日：2023-10-24
申请号：CN202310934544.4
申请日：2023-07-27
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/498 , H01L23/49
Abstract: 本申请提供了一种功率器件和电子设备，该功率器件包括：碳化硅模块；驱动结构，位于碳化硅模块的一侧；转接结构，位于碳化硅模块和驱动结构之间，转接结构与碳化硅模块和驱动结构分别电连接，驱动结构通过转接结构驱动碳化硅模块。通过设置转接结构来连接驱动结构和碳化硅模块，这样无需针对碳化硅模块单独设计驱动结构，无需更改驱动结构的引脚位置与连接走线，就可以实现碳化硅与驱动结构的连接兼容，节约了驱动结构的设计与生产成本，保证了碳化硅模块可以快速应用于市场。
-
公开(公告)号：CN116884997A
公开(公告)日：2023-10-13
申请号：CN202311149652.7
申请日：2023-09-07
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本申请提供了一种绝缘栅双极型晶体管及其制备方法。该绝缘栅双极型晶体管结构包括：集电层，具有第一掺杂类型；漂移层，设置于集电层的一侧，且漂移层具有第二掺杂类型；栅极结构，设置于漂移层远离集电层的一侧；第一掺杂层，接触设置于漂移层远离集电层的一侧，第一掺杂层包括第一部分和第二部分，第一部分和第二部分之间具有第一间隔区域，第一间隔区域位于栅极结构靠近漂移层的一侧，且第一掺杂层具有第一掺杂类型；第二掺杂层，第二掺杂层在第一掺杂层上的投影位于第一间隔区域两侧，分别与栅极结构和第一掺杂层接触设置，且第二掺杂层具有第二掺杂类型；发射层，接触设置于第一掺杂层远离漂移层的一侧，且发射层具有第一掺杂类型。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.044 seconds)
