公开(公告)号：CN115202253A

公开(公告)日：2022-10-18

申请号：CN202210786835.9

申请日：2022-07-04

Applicant: 珠海格力电器股份有限公司

Inventor： 陈俊宇 ,  肖梁山 ,  顾健功 ,  张国兵 ,  黄紫朱

IPC: G05B19/042

Abstract: 本发明提供一种基于FPGA的芯片核心验证装置和方法，通过在IP单元的外侧连接一个由寄存器和选择器组成的芯片核心验证装置，当进行FPGA验证时，将需要读取的待验证中间数据缓存到芯片核心验证装置的寄存单元中，并将寄存单元300连接至系统总线中，使得处理模块通过系统总线读取寄存单元的待验证中间数据，使得IP设计在FPGA验证阶段出现问题之后更加快速、清晰的定位错误，通过对IP中可能会对功能产生影响的待验证中间数据的读取，使验证更加可靠。另外，在电路实现中通过增加选择单元和使能信号来选择需要读取的线网或者寄存器，避免地址空间的浪费。

公开(公告)号：CN115622536B

公开(公告)日：2025-05-09

申请号：CN202211184207.X

申请日：2022-09-27

Applicant: 珠海格力电器股份有限公司

Inventor： 荣家敬 ,  顾健功 ,  黄木欣

IPC: H03K3/0231

Abstract: 本发明公开的张弛振荡器包括：电压源VDD，电流源I1，晶体管M0、M1、M2、M3、M4、M5、M6，电阻R1，四个开关SW1、SW2、SW3、SW4，电容C1，比较器，斯密特触发器，反向器INV1、INV2、INV3。本发明在现有技术基础上，增设了晶体管M5和M6，晶体管M5和M6为参数一致的PMOS管或PNP三极管，本发明的电路设计使得输出的高阈值比较电压为VH+VGS5或VH+VGS6,实现了类似具有下拉能力、不具有上拉能力的源跟随器，所以当对电容C1充电过程中，源跟随器不起作用，当电容C1充到VH+VGS5或VH+VGS6时，电压会被M5、M3构成的源跟随器钳位住，不在升高，从而提高了张弛振荡器的精度。

公开(公告)号：CN115237349A

公开(公告)日：2022-10-25

申请号：CN202210907127.6

申请日：2022-07-29

Applicant: 珠海格力电器股份有限公司

Inventor： 梁卓威 ,  马颖江 ,  陈俊宇 ,  顾健功 ,  黄紫朱

IPC: G06F3/06 ,  G06F5/06

Abstract: 本申请实施例公开了一种数据读写控制方法、控制装置、计算机存储介质和电子设备，涉及数据处理领域。本申请的缓存装置同时接收到读指令和写指令并且读指令的读地址和写指令的写地址相同，此时将写指令的输入数据直接不经过缓存装置传输至读指令的发起方，由于待写入的输入数据不在缓存装置中缓存，因此可以不需要数据缓存操作，从而提高数据传输效率以及减少数据传输时延。

公开(公告)号：CN115622536A

公开(公告)日：2023-01-17

申请号：CN202211184207.X

申请日：2022-09-27

Applicant: 珠海格力电器股份有限公司

Inventor： 荣家敬 ,  顾健功 ,  黄木欣

IPC: H03K3/0231

Abstract: 本发明公开的张弛振荡器包括：电压源VDD，电流源I1，晶体管M0、M1、M2、M3、M4、M5、M6，电阻R1，四个开关SW1、SW2、SW3、SW4，电容C1，比较器，斯密特触发器，反向器INV1、INV2、INV3。本发明在现有技术基础上，增设了晶体管M5和M6，晶体管M5和M6为参数一致的PMOS管或PNP三极管，本发明的电路设计使得输出的高阈值比较电压为VH+VGS5或VH+VGS6,实现了类似具有下拉能力、不具有上拉能力的源跟随器，所以当对电容C1充电过程中，源跟随器不起作用，当电容C1充到VH+VGS5或VH+VGS6时，电压会被M5、M3构成的源跟随器钳位住，不在升高，从而提高了张弛振荡器的精度。

公开(公告)号：CN115237844A

公开(公告)日：2022-10-25

申请号：CN202210794608.0

申请日：2022-07-05

Applicant: 珠海格力电器股份有限公司

Inventor： 顾健功 ,  荣家敬 ,  肖梁山 ,  黄紫朱 ,  梁卓威

IPC: G06F13/42 ,  H04L12/40

Abstract: 本申请涉及通信技术领域，具体涉及一种滤波电路、方法、装置、存储介质及电子设备，解决了现有技术中I2C电路中出现毛刺信号的问题。该滤波电路应用于I2C电路，包括：控制电路，其与I2C电路连接，以用于获取I2C电路中的待滤波信号、应答信号、缓冲数据以及时钟信号，并根据其生成滤波控制信号；滤波计数电路，其与控制电路以及I2C电路连接，以用于根据滤波控制信号对待滤波信号进行计数滤波处理，并将滤波后的信号输出至I2C电路的数据线。该滤波电路用于对I2C总线通信中主从设备握手信号进行过滤，该滤波电路可以直接在原有的I2C电路嵌入，且不影响原有电路的任何时序以及功能，来达到去除I2C总线通信中主从设备握手过程中出现的毛刺信号。